设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 该学哪门语言？SystemVerilog VS SystemC
1 ...192021222324252627
返回列表 发新帖
楼主: albe2t

[求助] 该学哪门语言？SystemVerilog VS SystemC

[复制链接]
发表于 2024-5-9 09:21:02 | 显示全部楼层
看看
回复

使用道具 举报

发表于 2024-7-30 11:51:35 | 显示全部楼层
现在SV压倒性优势了
EETOP创芯人才网职位发布入口
回复

使用道具 举报

发表于 2024-8-30 11:04:41 | 显示全部楼层
system verilog 用来做soc 验证多一点
回复

使用道具 举报

发表于 2025-3-14 17:46:55 | 显示全部楼层
Take a look, thanks
回复

使用道具 举报

发表于 2025-5-23 09:51:19 | 显示全部楼层
现在好像都没听说systemC了
EETOP创芯人才网简历投递入口
回复

使用道具 举报

1 ...192021222324252627
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-23 06:06 , Processed in 0.143359 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表