该学哪门语言？SystemVerilog VS SystemC

testtry · 发表于 2016-6-26 02:28:32

回复 1# albe2t

应该学 SV

yuxuandl · 发表于 2016-7-4 15:04:10

拜读大神们的见解

yangyanwen123 · 发表于 2016-8-7 09:46:59

【君笨笨，贴吧终结者，帖帖不休之发帖神器，最好的辅助】谢谢分享

husthxing · 发表于 2016-8-12 23:56:35

学习了

ehsa · 发表于 2016-10-15 23:13:16

ooooooo

ehsa · 发表于 2016-10-15 23:22:34

ok! >

jinuyang · 发表于 2016-10-16 15:11:09

freedeluge2013 · 发表于 2016-10-19 09:26:55

I will use System Verilog

sleeplessvenus · 发表于 2016-10-19 14:19:20

不用纠结了, 现在的FPGA工具都支持SV综合了, 直接做逻辑设计, 灵活~

zcs841017 · 发表于 2017-1-19 23:49:24

都没用过，有verilog基础的话，还是systemverilog比较容易上手吧

账号		自动登录	找回密码
密码			注册

[求助] 该学哪门语言？SystemVerilog VS SystemC