在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2019-6-9 00:22:14 来自手机 | 显示全部楼层
验证的肯定sv呀
发表于 2019-7-27 15:02:57 | 显示全部楼层
做数字设计相关,不可能完全不懂systemverilog, 基础中的基础。
发表于 2019-8-19 16:04:15 | 显示全部楼层
当然是sv啦
发表于 2019-8-27 15:33:24 | 显示全部楼层
学习学习
发表于 2020-4-20 15:47:04 | 显示全部楼层
major methodologies in verification use SV
发表于 2020-8-7 19:47:30 | 显示全部楼层
interesting
发表于 2020-10-1 20:45:04 | 显示全部楼层
very useful
发表于 2020-10-16 17:53:42 | 显示全部楼层


哪里useful了
发表于 2020-10-19 09:21:57 | 显示全部楼层
SystemVerilog 好....
发表于 2020-12-3 16:57:19 | 显示全部楼层
SystemVerilog
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-8 04:30 , Processed in 0.140937 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表