在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2015-4-26 19:54:57 | 显示全部楼层
目前正在学systemverilog
发表于 2015-5-4 14:34:09 | 显示全部楼层
土虫飘过
发表于 2015-7-7 17:42:57 | 显示全部楼层
是看你的工作比較接近硬件還是軟件吧...
硬件當然是SV當道
发表于 2015-9-23 15:48:52 | 显示全部楼层
systemverilog
发表于 2015-9-23 15:49:30 | 显示全部楼层
Matlab更好用点
发表于 2015-9-29 20:40:34 | 显示全部楼层
哦,学习了
发表于 2015-9-30 22:46:33 | 显示全部楼层
学算法的 推荐学system c
发表于 2015-10-1 06:13:45 | 显示全部楼层
好问题,学习了
发表于 2015-10-2 15:48:25 | 显示全部楼层
长知识了,目前还是没有接触到这部分!
发表于 2015-10-8 18:49:34 | 显示全部楼层
sv 做芯片的仿真,也就是validation比较棒
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-8 04:41 , Processed in 0.126496 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表