在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: albe2t

[求助] 该学哪门语言?SystemVerilog VS SystemC

[复制链接]
发表于 2013-2-20 18:17:47 | 显示全部楼层
回帖后跳转到最后一页
发表于 2013-3-17 23:32:06 | 显示全部楼层
我觉得SV会好一点,现在是标准
发表于 2013-3-18 16:02:47 | 显示全部楼层
SystemC是给做软件的用的,不是给设计验证用的
发表于 2013-3-21 22:20:35 | 显示全部楼层
我觉得Verilog就不错
发表于 2013-3-21 22:21:26 | 显示全部楼层
都不太清楚。。。。
发表于 2013-3-23 02:14:35 | 显示全部楼层
sv目前是主流吧
发表于 2013-4-9 10:23:25 | 显示全部楼层
SV值得学习。。。
发表于 2013-4-9 16:16:21 | 显示全部楼层
学习了。。。。
发表于 2013-4-11 15:24:40 | 显示全部楼层
SV貌似很主流
发表于 2013-4-28 21:07:46 | 显示全部楼层
实在不觉得SC有啥前途。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 03:47 , Processed in 0.120265 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表