EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 34 35 36 373839 40 41 42 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] vivado卡在technology mapping 是什么意思？？？	scutlee 2024-5-8	61146	774110102 2024-6-14 16:50
[求助] extra positional option '_sel13'	zhang113 2020-7-16	14088	kingdomzhen 2024-6-14 16:02
[讨论] spyglass的模拟模块？？	scutlee 2024-6-14	0422	scutlee 2024-6-14 11:24
[求助] synplify XMR cross module reference 生成了black box	icdv_后生 2024-5-26	1570	icdv_后生 2024-6-14 09:35
[讨论] AXI Axcache[1]与4K边界处理	dreamer21 2024-6-13	1748	dreamer21 2024-6-13 21:04
[求助] spyglass吃RTL文件时，有的模块是现有IP，但是会报错 - [已解决]	tdtlsh 2024-6-13	1894	puxiancheng 2024-6-13 18:27
[求助] spyglass显示Domain_Missing什么意思，是这个时钟没有对应作用域吗 - [悬赏 12 信元资产]	tdtlsh 2024-6-13	0701	tdtlsh 2024-6-13 16:00
[求助] spyglassSDC报错，set_false_path拒绝应用于输出管脚悬空的地方应该怎么解决 - [悬赏 12 信元资产]	tdtlsh 2024-6-13	0600	tdtlsh 2024-6-13 15:56
关于DC综合的几个问题。望各位不吝指教！	东方之子yj 2008-3-31	816861	liuhao8365 2024-6-13 15:03
[求助] 求IEEEpaper about I3C	kk2009 2024-2-27	51116	igolaps 2024-6-13 14:02
[讨论] vivado有syntax error files	scutlee 2024-6-13	1600	A1985 2024-6-13 13:51
[求助] 学习ICC	鹅鹅鹅丶 2024-6-13	0444	鹅鹅鹅丶 2024-6-13 12:02
[讨论] vivado的操作怎么queued？？	scutlee 2024-6-7	1573	acgoal 2024-6-13 10:38
[讨论] PLL的输入和输出时钟是同步时钟吗？？	scutlee 2024-6-12	2990	scutlee 2024-6-13 10:07
[原创] Verilog数字VLSI设计教程Lab05详细流程	dreamer180 2019-11-16	32391	ic987ic 2024-6-12 21:46
[原创] Verilog数字VLSI设计教程Lab04详细流程	dreamer180 2019-9-24	11771	ic987ic 2024-6-12 21:45
[原创] ATPG Tutorial	dreamer180 2019-10-30	52229	igolaps 2024-6-12 19:11
[招聘] CPU数字设计资深工程师,薪资不超过150万现金都可以	梁山伯与猪硬来 2024-6-12	2763	梁山伯与猪硬来 2024-6-12 18:48
[原创] 关于Verilog数字VLSI设计教程Lab01用到的library	dreamer180 2019-9-11	52583	ic987ic 2024-6-12 16:34
[解决] 分享：vivado中进行Simulation和Synthesis遇到的问题	北极的星辰 2024-6-12	0626	北极的星辰 2024-6-12 11:02
[原创] 关于Verilog数字VLSI设计教程Lab01详细流程	dreamer180 2019-9-11	32075	ic987ic 2024-6-11 22:08
[原创] 关于Verilog数字VLSI设计教程Lab02详细流程	dreamer180 2019-9-17	21951	ic987ic 2024-6-11 22:06
[原创] Verilog数字VLSI设计教程Lab03详细流程	dreamer180 2019-9-20	32310	ic987ic 2024-6-11 22:00
[讨论] C910门控时钟单元	dreamer21 2024-6-11	2666	dreamer21 2024-6-11 21:22
[原创] primetime（pt）中这个gui界面的Endpoints Summary是什么？请教各位大神	瓜大数字ic鼠鼠 2024-6-2	2679	瓜大数字ic鼠鼠 2024-6-11 17:03
[讨论] reset怎么约束？？	scutlee 2024-6-11	1606	ymz615 2024-6-11 11:28
[讨论] PLL的输出还有clock div需要始终约束吗？	scutlee 2024-6-11	0345	scutlee 2024-6-11 10:41
[原创] FPGA设计技巧之常用模块划分 ...2	chop147 2017-5-15	133851	liguchu 2024-6-11 08:35
[资料] AMBA资料	ICer_hao 2024-6-5	2780	lipinshengxp 2024-6-10 20:53
[求助] 求助，IC617安装SMIC的PDK时virtuoso不能被唤起	FYLee 2024-6-9	3861	In-lucky 2024-6-10 15:19
[资料] Non-Volatile Memory Express (NVMe) Introduction	AlvinRolling 2024-1-17	5958	maximusjenna 2024-6-10 12:08
[资料] 数字电子技术基础阎石第5版高清PDF带目录 ...2	13261887255 2022-7-15	102965	bamtu 2024-6-9 07:50
[原创] Xilinx FPGA电源设计与注意事项	chop147 2023-1-17	22151	ic886 2024-6-8 23:05
[原创] 【学习FPGA必看】一个FPGA小白的自述	chop147 2022-12-13	12047	ic886 2024-6-8 22:54
[资料] 【推荐】FPGA至简设计学习案例200例-每周定时更新 ...2	chop147 2022-7-20	114057	ic886 2024-6-8 22:45

1 ... 34 35 36 373839 40 41 42 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块