EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 36 37 38 394041 42 43 44 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 关于FPGA同时使用时钟的上升沿和下降沿的问题 ...2 3 4	lhrace 2011-10-26	3025665	hsgl 2024-7-23 16:48
[求助] verilog 变量\	fangwang85 2024-7-23	2680	fangwang85 2024-7-23 15:58
[求助] SRAM 选型和power分析求助 - [悬赏 1000 信元资产] ...2	yaya126 2016-5-5	148773	黄昏的故事 2024-7-23 14:52
[讨论] 怎么降低vivado的route延迟	scutlee 2024-7-23	0445	scutlee 2024-7-23 11:17
[讨论] spyglass遇到模拟IP的仿真文件怎么办？	scutlee 2024-7-23	0320	scutlee 2024-7-23 11:02
【转】我的FPGA学习历程 ...2 3 4 5 6..12	hu200298 2008-12-4	113113174	xylimm 2024-7-23 10:57
[讨论] 基于intel FPGA PMA实现400G infiniband 分析	wangjinming1118 2024-7-23	01130	wangjinming1118 2024-7-23 10:31
[求助] 关于DC-T(topographic)模式下的线延迟计算。	日晨难再 2024-7-23	0704	日晨难再 2024-7-23 09:47
[求助] 各个软件的用户手册的阅读策略	傅里叶大修罗 2024-7-22	1823	kaikanertan 2024-7-22 21:21
[求助] Synopsys VIP Memory模型更新方法	dreamer21 2024-6-21	2918	dreamer21 2024-7-22 16:45
[求助] 关于vivado综合，声明reg过大的报错	关东煮游泳 2024-7-22	61211	关东煮游泳 2024-7-22 16:19
[原创] 时序always 块里if 分支不写else 有可能综合出latch么	yongxinxue 2024-7-18	91459	darlingwqm 2024-7-22 16:13
[求助] 如何在用Verilog 实现优先级循环的中断	andy739 2013-11-18	46234	scutlee 2024-7-22 16:11
[求助] verdi安装不成功运行license出问题 - [悬赏 500 信元资产] ...2	yuanhong96 2017-4-12	1718554	liuxiangdong 2024-7-22 15:59
[讨论] 综合指定参数	scutlee 2024-7-22	0375	scutlee 2024-7-22 15:47
[讨论] mark_debug会影响DC综合吗	scutlee 2024-7-22	2812	qladxk2008 2024-7-22 15:13
[求助] 跪求DWC_pcie_dtl_dm_databook 的5.71a版本 - [悬赏 100 信元资产]	年轻的国王 2024-7-19	2916	smrecnik 2024-7-22 10:13
[求助] Verdi查看断言的波形既没有红色的箭头也没有绿色的箭头，只有绿色的\|	小兔子宝宝哒 2022-7-28	23098	denghuan 2024-7-21 17:41
[资料] [databook] EMMC_PHY	itzme 2021-12-24	84008	jw216 2024-7-21 15:20
[原创] nvme ip RTL源码 ...2 3 4 5 6..20	1014003606 2018-3-8	19648573	maicheal 2024-7-21 11:51
[求助] Synopsys DMA疑问 ...2	mysoul 2020-6-10	157153	yangc_veri 2024-7-20 22:26
[原创] 工艺库问题	鹅鹅鹅丶 2024-7-19	1726	tfpwl_lj 2024-7-20 13:04
[转帖]Synopsys工具介绍 ...2 3 4 5 6..7	一声叹息 2004-9-21	6932738	hebut_wolf 2024-7-19 11:25
[求助] 6T SRAM DC综合	Stefan_Qi 2024-7-17	1803	nettlefish123 2024-7-19 11:06
[求助] 综合网表问题	2441697316 2024-7-19	0754	2441697316 2024-7-19 10:01
[求助] DC综合求助	鹅鹅鹅丶 2024-7-17	4918	kk2009 2024-7-19 02:35
[求助] 关于DC综合无输出端口的问题 ...2	鹅鹅鹅丶 2024-6-3	111891	kevon_kk 2024-7-18 14:30
[求助] PT中设置顶层文件的一些问题	鹅鹅鹅丶 2024-7-11	1839	kevon_kk 2024-7-18 14:25
[求助] OCC相关的时钟架构问题	Jasonszm 2024-7-18	1951	Jasonszm 2024-7-18 13:48
[讨论] 两级同步器在物理布局上有要求吗	ty_xiumud 2024-7-17	2808	ty_xiumud 2024-7-18 10:04
[解决] 谁能帮忙提供一下下面paper和书籍的pdf文档	fhy420462303 2022-7-13	52729	bobo6666 2024-7-17 19:12
[讨论] ACE Evict事务	dreamer21 2024-7-17	0842	dreamer21 2024-7-17 16:57
[求助] Verilog中task和function的区别	时间在走人在变 2024-7-13	7969	时间在走人在变 2024-7-17 15:13
[求助] petalinux2023.2版本编译问题	daocaoly 2024-7-17	0822	daocaoly 2024-7-17 14:56
[解决] ACE传输类型	dreamer21 2024-7-16	0763	dreamer21 2024-7-16 20:16

1 ... 36 37 38 394041 42 43 44 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

快速发帖

浏览过的版块

站长推荐 /1