设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › QuartusⅡ综合将复位信号识别成时钟信号
返回列表 发新帖
查看: 467|回复: 0

[求助] QuartusⅡ综合将复位信号识别成时钟信号

[复制链接]
阿良良木翼
发表于 2024-8-1 10:18:40 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
在使用quartus综合模块时，发现其弹出了这个warning，疑似是将异步复位rstn信号当成了时钟信号，仔细检查了RTL代码和综合后的电路，没有发现将rstn连接到触发器时钟端的情况，请问各位有没有过类似的经历呢？

quartus截图

quartus截图
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 13:41 , Processed in 0.104703 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表