EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 37 38 39 404142 43 44 45 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[资料] 【强烈推荐】*SunBurst 论文合集* ...2 3 4 5	Felix_ZYF 2016-1-25	4916590	BrandoBo 2024-5-23 10:43
[求助] 小数分频锁相环量化噪声问题求助	yishuibihan 2020-11-23	94370	fengsui 2024-5-22 19:57
[讨论] 为啥我的vivado的波形只有100ns	scutlee 2024-5-14	3807	Casta_HZP 2024-5-22 14:47
[讨论] set_clock_gating_style命令使用	河源皮 2017-10-10	68814	scutlee 2024-5-22 11:14
[调查] Altera Quartus你在用哪个版本？你认为最稳定的版本？ ...2 3 4 5 6..14	vistaman 2014-9-25	14065767	andrew10 2024-5-22 10:40
[求助] 关于nlint2.2v24中的generate语句	braveneww0rld 2019-8-4	32002	atlandis 2024-5-21 22:38
[原创] 请教nlint能否识别generate for	atlandis 2017-7-6	12212	atlandis 2024-5-21 22:37
[求助] binary to thermometer decoder设计	wayward 2024-5-21	0917	wayward 2024-5-21 20:33
[资料] 苏黎世联邦理工 ETH Zurich：Digital Design and Computer Architect	Jinkui 2024-5-20	31050	A1985 2024-5-21 16:58
[讨论] FPGA 的IOBUF和clock BUF	scutlee 2024-5-20	1584	774110102 2024-5-21 13:30
[原创] FPGA画时序 visio几个常用的库 ...2 3 4	gyx3598 2021-5-13	319923	birdhappy 2024-5-21 11:10
[求助] DC综合在Area Optimization时崩溃The tool has just encountered a fatal error	openbox 2024-5-16	2569	openbox 2024-5-21 09:11
[讨论] vivado时序违例	scutlee 2024-5-17	3818	scutlee 2024-5-20 16:08
[资料] 关于跨时钟域的问题CDC ...2	羽无芯 2021-1-23	167591	liguchu 2024-5-20 10:16
[讨论] FPGA的GPIO	scutlee 2024-5-16	7951	ee_wang7788 2024-5-20 10:04
[求助] ICG综合时序违约	南波湾001 2024-5-16	2832	darlingwqm 2024-5-20 08:35
[求助] 新人请教关于design_vision软件问题	zr0243 2024-5-20	0527	zr0243 2024-5-20 08:19
[求助] 对老生常谈的话题hold time violation的个人理解还有疑惑 ...2 3	39123811 2013-5-18	2826351	Linux_Container 2024-5-19 10:06
[求助] 谁有IEEE802.15.4z的标准 - [已解决]	kk2009 2021-10-12	104597	ra3d 2024-5-19 05:07
[求助] 谁有RobustVerilog 1.5 以上的共享一个谢谢	cloudiesky 2013-11-5	65498	dtbeaver 2024-5-18 18:19
[讨论] vivado出现时序违例	scutlee 2024-5-17	0635	scutlee 2024-5-17 22:29
[讨论] 考虑到模拟ip无法标准化，无法正常交易，准备全面转向提供数字ip设计/验证服务了	j1j1j1 2024-5-15	5876	rvisk 2024-5-17 18:57
[讨论] 多少bit的寄存器加ICG比较好？？	scutlee 2024-5-17	0550	scutlee 2024-5-17 15:19
[求助] technology defined minimum cell pin width - [已解决]	Pacific-Feng 2024-5-15	1695	ebyee 2024-5-17 11:46
[求助] win版debussy 5.4v9如何同时打开多个分段fsdb文件？ - [悬赏 500 信元资产]	teclgq 2024-5-14	2923	teclgq 2024-5-16 19:02
[求助] synplify SCOPE编辑fdc约束文件无法设置针对子module的约束	h2o_freely 2024-5-16	2555	h2o_freely 2024-5-16 17:28
[求助] avs_aes利用Design Compiler合成相关问题 - [悬赏 200 信元资产]	Pacific-Feng 2024-4-30	2848	Pacific-Feng 2024-5-15 15:46
[求助] 超前进位加法器求助	cyf232 2024-5-15	4975	cyf232 2024-5-15 15:40
[求助] 【如何提高Modelsim仿真速度】 ...2	sqd0524 2020-11-3	158078	binnq 2024-5-15 14:01
[讨论] 有没有哪位大神给点关于温度计码转二进制码的一些建议啊~~ ...2	hysterialee 2012-6-8	1216387	BJUTZZM 2024-5-15 10:01
[资料] IEEE Stardand for Verilog HDL / IEEE Std 1364-1995	Typhoon14 2022-9-19	12054	ic886 2024-5-14 23:31
[求助] 连续赋值冲突	plplpo 2024-5-14	2651	plplpo 2024-5-14 22:07
[讨论] 一个特别大的数组会对前端后端和验证带来什么影响？？	scutlee 2024-5-10	1611	harry_hust 2024-5-14 16:13
[求助] modelsim后仿出现毛刺,前仿没问题	Achage 2024-5-10	1910	harry_hust 2024-5-14 16:05
[讨论] 关于vivado的ILA 和chipscope	scutlee 2024-5-13	1337	拾冠 2024-5-14 13:19

1 ... 37 38 39 404142 43 44 45 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块