设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 直接产生verilog的testbench的python脚本

1 ... 2 3 4 5 678 9 10 11 ... 19 / 19 页下一页

返回列表发新帖

楼主: haimag

[原创] 直接产生verilog的testbench的python脚本

发表于 2016-9-23 00:08:46 | 显示全部楼层

晚點來測試看看!!

回复支持反对

发表于 2016-9-26 10:33:38 | 显示全部楼层

多谢分享！

回复支持反对

发表于 2016-9-26 10:59:44 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-12-15 23:37:55 | 显示全部楼层

多谢。正在看python

回复支持反对

发表于 2016-12-16 11:55:06 | 显示全部楼层

不错，谢谢啦~

回复支持反对

发表于 2016-12-16 16:29:37 | 显示全部楼层

thnx!

回复支持反对

发表于 2017-1-6 16:45:57 | 显示全部楼层

下载学习学习~~~~~~

回复支持反对

发表于 2017-1-6 17:33:37 | 显示全部楼层

可是用不起。。。。

回复支持反对

发表于 2017-1-13 15:34:46 | 显示全部楼层

真的可以吗？不管怎样先收藏了

回复支持反对

发表于 2017-1-21 01:04:47 | 显示全部楼层

好东西收藏了

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 19 / 19 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 20:39 , Processed in 0.108139 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表