设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 直接产生verilog的testbench的python脚本

1 2 345 6 7 8 9 10 ... 19 / 19 页下一页

返回列表发新帖

楼主: haimag

[原创] 直接产生verilog的testbench的python脚本

发表于 2014-11-6 20:10:08 | 显示全部楼层

先收藏收藏了.............

回复支持反对

发表于 2014-11-7 13:47:58 | 显示全部楼层

下载看看，谢谢楼主

回复支持反对

发表于 2014-11-20 16:34:25 | 显示全部楼层

看看好不好用~

回复支持反对

发表于 2015-1-23 07:50:26 | 显示全部楼层

下来看看

回复支持反对

发表于 2015-1-30 23:09:11 | 显示全部楼层

学习学习！

回复支持反对

发表于 2015-2-23 11:05:40 | 显示全部楼层

能够做到自动化直好

回复支持反对

发表于 2015-3-9 10:31:15 | 显示全部楼层

直接产生verilog的testbench的python脚本

回复支持反对

发表于 2015-4-2 16:34:52 | 显示全部楼层

看看再说

回复支持反对

发表于 2015-4-7 11:43:40 | 显示全部楼层

试试谢谢

回复支持反对

发表于 2015-4-27 23:36:05 | 显示全部楼层

好东西，谢谢楼主分享！！！

回复支持反对

1 2 345 6 7 8 9 10 ... 19 / 19 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 22:15 , Processed in 0.143321 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表