设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 直接产生verilog的testbench的python脚本

1 ... 7 8 9 101112 13 14 15 ... 19 / 19 页下一页

返回列表发新帖

楼主: haimag

[原创] 直接产生verilog的testbench的python脚本

发表于 2017-12-24 10:41:53 | 显示全部楼层

回复支持反对

使用道具举报

发表于 2017-12-24 11:38:07 | 显示全部楼层

厉害，学习了

回复支持反对

使用道具举报

发表于 2017-12-24 11:38:51 | 显示全部楼层

good1111111

回复支持反对

使用道具举报

发表于 2018-1-3 14:29:03 | 显示全部楼层

这个可以有

回复支持反对

使用道具举报

发表于 2018-1-4 14:17:40 | 显示全部楼层

不错不错

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-1-6 06:43:39 | 显示全部楼层

非常感謝~~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-1-17 14:53:39 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-1-17 22:49:41 | 显示全部楼层

赞赞赞！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-1-18 09:16:53 | 显示全部楼层

谢谢分享。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-1-18 14:53:13 | 显示全部楼层

下载，学习下

回复支持反对

使用道具举报

1 ... 7 8 9 101112 13 14 15 ... 19 / 19 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-23 17:28 , Processed in 0.190208 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表