设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 直接产生verilog的testbench的python脚本

1 2 3 4 567 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

楼主: haimag

[原创] 直接产生verilog的testbench的python脚本

发表于 2016-6-11 18:48:38 | 显示全部楼层

thanks！

回复支持反对

发表于 2016-6-27 17:05:41 | 显示全部楼层

感谢楼主分享这么好的片子！

回复支持反对

发表于 2016-9-13 22:13:45 | 显示全部楼层

正想需要一个这样的脚本呢

回复支持反对

发表于 2016-9-14 16:05:15 | 显示全部楼层

what no money

回复支持反对

发表于 2016-9-22 16:24:41 | 显示全部楼层

先收藏了。。。

回复支持反对

发表于 2016-9-22 21:12:07 | 显示全部楼层

谢谢！学习学习！

回复支持反对

发表于 2016-9-23 00:08:46 | 显示全部楼层

晚點來測試看看!!

回复支持反对

发表于 2016-9-26 10:33:38 | 显示全部楼层

多谢分享！

回复支持反对

发表于 2016-9-26 10:59:44 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-12-15 23:37:55 | 显示全部楼层

多谢。正在看python

回复支持反对

1 2 3 4 567 8 9 10 ... 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 19:39 , Processed in 0.129181 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表