设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 直接产生verilog的testbench的python脚本
1 ...111213141516171819
返回列表 发新帖
楼主: haimag

[原创] 直接产生verilog的testbench的python脚本

[复制链接]
zyj2012
发表于 2023-11-6 15:59:00 | 显示全部楼层
下来看看~~谢谢楼主分享~~
回复 支持 反对

举报

platum66
发表于 2023-12-3 19:59:48 | 显示全部楼层
似乎很实用的例子
回复 支持 反对

举报

吕归尘
发表于 2024-11-8 10:44:51 | 显示全部楼层
thanks
回复 支持 反对

举报

吕归尘
发表于 2024-11-13 11:35:05 | 显示全部楼层
thanks
回复 支持 反对

举报

1 ...111213141516171819
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-16 05:40 , Processed in 0.106183 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表