EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 63 64 65 666768 69 70 71 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] vivado支持贸泽ax1000系列的FPGA芯片吗	kikonn 2023-8-21	0876	kikonn 2023-8-21 13:02
[求助] 滤波网络零极点位置	某同学 2023-8-16	11291	填写好名字 2023-8-21 08:58
[讨论] FPGA的blk_mem ip核延时问题	helimpopo 2023-8-18	31298	helimpopo 2023-8-19 20:55
[求助] Xilinx A7芯片不同速度等级上板验证，等级1成功等级2失败，FPGA可以下载程序无法运行 ...2	billycheng 2017-5-23	104889	schhqq 2023-8-19 12:34
[资料] 向各位大虾求isp synario5.1	qiao982 2023-8-12	61212	qiao982 2023-8-18 23:43
[求助] 浮点双通路算法	shenmindi 2023-8-18	01021	shenmindi 2023-8-18 13:43
[讨论] 请问下CIC滤波器用verilog怎么实现	荒何 2023-8-17	21288	荒何 2023-8-18 10:39
[求助] 使用Cadence计算宽位加法器关键路径延迟 - [悬赏 100 信元资产]	Aerith 2023-8-17	21421	niuniu4 2023-8-18 10:31
[求助] 在设计芯片的可配置寄存器中的一些注意事项？	君行早 2023-8-17	01261	君行早 2023-8-17 17:08
[求助] 130nm工艺的 artisan memory complier 生成的sram的写功能是否只能被配置为旁路模式	shayingzhe 2023-8-17	0968	shayingzhe 2023-8-17 16:42
[求助] 求助，这个电路存在什么问题	sktwo 2023-8-8	51585	767781537 2023-8-17 16:03
请教一下：什么叫“时钟提取”？	wjx197733 2004-8-24	74056	badegg9 2023-8-17 15:00
[求助] 后仿真发现，反标的timing 不对	husthxing 2023-6-2	51928	husthxing 2023-8-17 11:46
[求助] 用一个主状态机控制两个从状态机该怎么操作呢？[已解决]	modoalos 2023-8-6	41410	modoalos 2023-8-16 18:55
[求助] 为了低功耗，body biasing和subthreshold可以同时使用吗？	orientview 2023-8-16	0982	orientview 2023-8-16 10:06
[求助] Linux下Arm DS-5评估版的license搞不定	orlye 2014-4-28	911233	durongze 2023-8-16 09:50
[求助] 流水线CPU是如何响应除法指令的呢？	devindang 2023-8-15	01167	devindang 2023-8-15 17:03
[求助] CIC数字滤波器	timelover 2021-11-4	42586	wufeng233 2023-8-15 15:37
[招聘] base 杭州、成都、苏州资深数字职位	Tommy22333 2023-8-15	01236	Tommy22333 2023-8-15 15:32
[招聘] base北京、数字前端、验证负责人高p职位	Tommy22333 2023-8-10	21197	Tommy22333 2023-8-15 13:58
[求助] 深度讨论—tessent工具做ATPG以后进行后仿，定义的时钟始终为Z态，请教各位坛友如何解决	IC菜鸟无敌 2020-8-21	75803	hanxinwang 2023-8-15 11:33
[求助] DFT 在SOC中应该怎么考虑 ...2	odcstc 2016-7-7	104547	cmmjava 2023-8-14 23:35
[讨论] 工作方向请教：FPGA原型验证 ...2 3	seulk 2013-1-9	2724734	helloamigos 2023-8-14 10:59
[求助] zedboard上电失败，求助原因	ilist 2022-2-9	21889	peppermint 2023-8-13 09:17
[求助] 有用过Xilinx的Serdes IP，就是GT吗？其手册是PG182和UG576	bravexplorer 2023-8-12	01375	bravexplorer 2023-8-12 18:23
急!向各位大虾求isp synario5.1的永久license.不胜感激!	luhanhua 2004-5-29	93601	qiao982 2023-8-12 12:58
[讨论] verilog中生成latch的问题	zhanghanqing 2023-8-4	31397	点灯小能手 2023-8-11 17:26
[原创] DC仿真error问题	斜劈0623 2023-8-11	01256	斜劈0623 2023-8-11 16:17
[原创] drc报错在没有版图的位置显示错误是什么原因，怎么修改	jingxia 2023-8-11	4683	jingxia 2023-8-11 16:16
[求助] DC compiler_ultra,使用 option -timing_high_effort_script	bzxylyz 2018-3-20	85031	你好奇葩丶 2023-8-11 15:53
[求助] 关于AXI4 窄传输和非对齐传输AxADDR - [已解决]	菠萝赛东 2023-7-28	82329	jennytanxx 2023-8-11 14:03
[求助] FPGA的diffclkP/N接法	emajiao 2014-11-7	44477	sumiqin 2023-8-11 10:56
[求助] 关于ADRV9009，奇数次谐波的一些问题 - [悬赏 500 信元资产]	TUJzzz 2023-8-10	11350	TUJzzz 2023-8-11 10:07
[资料] The zynq book中文书分享 ...2	sph_hj 2020-4-1	125580	潛龍勿用 2023-8-11 09:11
[求助] 请问各位一个关于组合逻辑延时的问题	devindang 2023-8-10	11432	jmf 2023-8-11 08:47

1 ... 63 64 65 666768 69 70 71 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块