EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 62 63 64 656667 68 69 70 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] DC综合时出现库中没有的元件	marsfabio 2010-5-25	612553	hwhwhw121212 2023-8-31 10:29
[求助] 用verilog 和quartus ii实现IIC协议	小工兵 2015-1-29	22964	计时开始 2023-8-31 09:02
[求助] 请教，关于分频时钟A non-unate path in clock network for clock	cfh123 2019-4-3	117880	cody_wang 2023-8-30 17:11
[求助] 在现代SoC设计中，绝大多数的电路都是同步电路。为什么代码里绝大多数都是异步电路呢？	hanx 2023-1-29	72457	霍格沃兹 2023-8-30 17:06
[求助] modelsim 自动化仿真的TCL语言哪里能学到 - [悬赏 30 信元资产]	邢焕平 2023-8-29	41405	nianhai1212 2023-8-30 15:53
[求助] lattice diamond 怎么使用synplify查看关键路径延时？	Zero.01 2023-8-30	0684	Zero.01 2023-8-30 11:16
[求助] 设置错了，大家见谅，不知道咋删帖。。 - [售价 10 信元资产]	xiaokalami 2023-8-29	7866	Liang_Xiaoqian 2023-8-30 09:31
[原创] xilinx vivado下载bit后ila不出现窗口	wsz561208 2023-8-29	02543	wsz561208 2023-8-29 20:36
[求助] 一个时序逻辑电路设计，请老师们指导一下，这个延时还有锁定该怎样设计	xiaokalami 2023-8-29	31442	xiaokalami 2023-8-29 17:15
[求助] 请问用什么工具来分析面积和频率的关系图啊？	苏化 2023-8-29	0853	苏化 2023-8-29 16:09
[求助] 关于DC综合后设计内部单元pin的fanout过多的问题	IC_lkx 2023-8-27	41153	OsrisGZY 2023-8-29 11:44
[讨论] 用spectre后仿网表进行后仿真	调皮捣蛋 2023-4-17	33052	keithuang 2023-8-29 11:34
[资料] 数字集成电路设计：从VLSI体系结构到CMOS制造电子书pdf ...2	longyuhu 2022-4-9	124844	芯芯818 2023-8-28 23:19
[求助] SFLASH的指令写入	zhanghanqing 2023-8-26	0729	zhanghanqing 2023-8-26 14:53
[原创] FinFET technology rule file for Microwind	temp759 2023-8-25	0885	temp759 2023-8-25 22:46
[求助] ansys redhawk license genkey	bsb2286 2020-5-28	95657	LuckyEDAZ 2023-8-25 21:36
[求助] DDR内存控制器	guokai820 2023-8-25	11203	freemanhans 2023-8-25 16:27
[原创] verilog case嵌套case优化的请教	AEureka 2023-8-24	52332	AEureka 2023-8-25 14:44
[求助] 小白求助！数字后仿，Cadence Xcelium18使用的问题 - [悬赏 200 信元资产]	zgny98 2021-6-16	42939	唐源 2023-8-25 14:39
[讨论] Wordline与Bitline	zhanghanqing 2023-8-25	22258	zhanghanqing 2023-8-25 14:32
[求助] FPGA使用jesd204b接口同步接收多个ADC的时钟处理问题	yif1878 2023-8-21	41662	拾冠 2023-8-25 11:44
[求助] 非阻塞赋值问题	zhanghanqing 2023-8-14	41276	fuxugang 2023-8-25 11:23
[讨论] Chisel/SpinalHDL如何进行高效的debug和验证	wtyytw 2021-8-7	63936	huaashan 2023-8-24 22:44
[其它] chisel的一些资料 ...2 3	quanqiutong 2020-1-4	2512175	huaashan 2023-8-24 22:40
[转贴] 数字IC设计中的时钟	peanut_cake 2023-8-24	01303	peanut_cake 2023-8-24 13:34
[求助] DesignWare IP 安装时的Project ID（急） ...2 3	suncongj 2010-2-3	2522617	zg8312 2023-8-24 09:41
[求助] 求一个GJB597B-2012	670748071 2021-6-22	32448	Soundstar 2023-8-23 18:17
[资料] 基于XILINX FPGA的OFDM通信系统基带设计 ...2	yuann 2019-9-24	125439	610982658 2023-8-23 17:55
[求助] DC综合时，inout pad端口如何约束？ - [悬赏 200 信元资产]	Velsuked 2023-5-5	73921	l6557088 2023-8-23 16:32
[讨论] ExostivLabs FPGA 调试工具	xiaoxiaochen 2023-8-23	01179	xiaoxiaochen 2023-8-23 00:06
[求助] fm loop	fangwang85 2023-8-22	21008	jamesjie 2023-8-22 10:50
[求助] 关于寄存器写1清0，写0清零的问题	枯了等待 2016-8-4	97795	sasuke_wang 2023-8-21 16:02
[原创] AHB和AHB-lite的区别有哪些？ ...2	bkhzw6 2019-12-16	1220655	公子无忌 2023-8-21 15:48
[求助] 请问大神们synopsys spyglass的starc/starc02/starc05之间区别是什么	升华102最靓的仔 2023-8-21	11287	升华102最靓的仔 2023-8-21 13:59
[讨论] 2片32K的SRAM，面积大约是1片64K的SRAM面积的多少倍？	helimpopo 2023-8-21	11000	kk2009 2023-8-21 13:04

1 ... 62 63 64 656667 68 69 70 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块