EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 67 68 69 707172 73 74 75 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] axi/ahb的wrap类型的应用场景	caren 2020-6-19	45588	liulanger666 2023-7-1 10:34
[求助] 这个地方有错吗？	orientview 2023-6-18	31689	zero_0 2023-6-29 17:38
[求助] 画架构图好用软件或库 - [悬赏 100 信元资产]	硅下亡魂 2023-5-22	32093	WindsLike 2023-6-29 10:12
[原创] 时钟分频的一个问题？	Jinzzj 2023-6-28	31456	fhy420462303 2023-6-29 09:46
[原创] vivado动态重配置bit的比例是多少？	american007 2023-6-29	01182	american007 2023-6-29 04:22
[求助] 求助2输入nand电路前仿真的两个输入激励的问题 ...2	jsonli0201 2023-4-24	102760	光非 2023-6-28 17:38
[求助] FPGA第三方综合工具	arle 2023-6-26	41463	andy2000a 2023-6-27 18:20
[求助] 由于DC综合时设置don't touch，formality无法link到相应的cell	Violet1109 2023-5-15	11543	胡了 2023-6-26 22:25
[求助] 求synplify linux安装包	guaozhong 2021-4-12	73061	intern7 2023-6-26 17:46
[求助] 用macro的lef和tech file转milkyway 报ERROR :No length unit definition in library	Big_Man_ 2023-6-26	01090	Big_Man_ 2023-6-26 15:24
[求助] spi设计问题 ...2	kl_upc 2022-12-1	124219	kl_upc 2023-6-26 15:08
[原创] 北京急需数字前端负责人，验证负责人,DFT	微电子猎头 2023-6-26	01091	微电子猎头 2023-6-26 08:43
[求助] 激励加干扰	doukuaiwangle 2023-6-20	21464	doukuaiwangle 2023-6-25 10:26
[原创] 1	w1212 2023-6-24	21373	freemanhans 2023-6-25 09:54
[资料] 数字集成电路 (Jan M. Rabaey)	fndx15 2023-6-21	41853	maomao198477 2023-6-25 09:25
[原创] quartus 13.0 仿真时出现errors occured during modelsim simulation	yyzx0404 2016-3-31	16698	suying 2023-6-24 22:24
[求助] vivado功能仿真出现X	nullptr 2023-6-22	01774	nullptr 2023-6-22 17:05
[招聘] 外包需求：Rocket添加自定义FIR指令 - [悬赏 65 信元资产]	药药 2023-4-28	41906	adan313 2023-6-21 15:35
[资料] FPGA深度解析 ...2 3	xiaopangwa 2019-5-14	207705	bruce6 2023-6-21 11:04
[求助] DFT中扫描链的插入而引入的测试端口是自己加上去的还是自动加上去的呢？ ...2 3 4	sages 2012-8-6	3119358	CZB的筱 2023-6-21 10:49
[原创] FPGA原型验证，如何实现动态分频器？	american007 2023-6-20	01272	american007 2023-6-20 22:21
[求助] debussy undeined module	听风漫步 2023-6-9	21224	听风漫步 2023-6-20 17:10
[招聘] 职位信息-IC设计⼯程师（SOC）	Tommy22333 2023-6-1	21662	Tommy22333 2023-6-20 16:44
[招聘] 大算力客户真实招聘需求汇总	Youmika 2023-6-20	01592	Youmika 2023-6-20 15:41
[解决] pt lab “填坑” 说明 ...2	脚步足迹 2018-8-23	104904	akdrt 2023-6-20 15:08
[求助] 关于CIC滤波器数据截断的问题 ...2	yangxia0701 2010-4-2	128575	madequn 2023-6-19 13:47
[原创] 检验和 checksum	xdfq 2020-9-29	13342	kaokao_ 2023-6-19 10:39
[求助] ADC增益误差和失调误差的校正	wanglscool 2012-7-14	36660	helloamigos 2023-6-19 10:34
[求助] DVE打不开	nullptr 2023-6-15	42137	tritu 2023-6-19 06:15
[资料] DC综合实验 - [售价 9 信元资产] ...2	lancerone 2022-7-4	144382	chf1 2023-6-18 23:25
[求助] 三模冗余/TMRTool/Precision ...2	Jovan 2021-4-12	104775	myedacn 2023-6-17 18:31
[求助] 问一个关于reset信号的问题	loon1204 2023-6-2	82089	gerry1812 2023-6-17 17:46
[求助] 如何查看pad的延时？	how1e 2023-6-9	21517	gerry1812 2023-6-17 16:59
[讨论] 什么是FPGA验证思维？ - [已解决]	石昊 2023-5-6	41921	石昊 2023-6-17 15:19
[求助] 请问DC综合时多时钟约束怎么做？	xingerzh 2023-6-15	41873	xingerzh 2023-6-16 22:06

1 ... 67 68 69 707172 73 74 75 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块