EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 59 60 61 626364 65 66 67 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] -minimun_compression N影响Tmax报告的coverage值么	PYGH 2023-10-7	0900	PYGH 2023-10-7 20:53
[资料] 王金明-Verilog HDL程序设计教程	废柴笨蛋 2022-8-31	22354	wonder307 2023-10-7 15:38
[讨论] DC中怎样将mapped的netlist转换为GTECH netlist？	河源皮 2019-9-29	43007	eerubbishtop 2023-10-7 14:44
[求助] dc综合的dct模式下各种warning的出现原因及解决方法	Zwy303301659 2023-10-7	01370	张文宇159636 2023-10-7 14:39
[原创] 华为mate60pro的soc是用smic自研的7nm？？？	Simon_Z 2023-8-29	11340	zhanweisu33 2023-10-7 13:41
[求助] FIFO的反压水线、丢包水线以及深度	liangzhongxin 2023-10-7	01384	liangzhongxin 2023-10-7 11:12
[求助] 找工作求内推	zhengpeng-ic 2023-10-5	31214	zhengpeng-ic 2023-10-5 22:32
[求助] 数字ic设计中关于片外dram真实的物理接口和其他协议接口的连接问题	Zwy303301659 2023-10-5	11043	张文宇159636 2023-10-5 21:34
[求助] DC综合不通过显示Warning: Value of function 'max1' is used before being assigned	辣椒小魔王 2023-10-5	0659	辣椒小魔王 2023-10-5 16:54
[求助] zynq读取sd卡数据到ddr的问题	nullptr 2023-10-5	01190	nullptr 2023-10-5 15:49
[原创] pcie phy 物理层实现 verilog代码	2609811840 2021-6-28	74327	calmqing 2023-10-4 14:59
[求助] 怎么批量删除RTL Code “//...." /...../ 等注释 ...2	PYGH 2023-3-3	133060	PYGH 2023-10-4 14:43
[求助] SCAN CHAIN NUMBER 不能设为1	PYGH 2023-10-4	0890	PYGH 2023-10-4 14:38
[求助] DDR5/HBM3 host controller gate count	homerican 2023-10-4	0954	homerican 2023-10-4 03:40
[讨论] wire a=b；这样可以不？？	scutlee 2023-9-29	21363	saipolo 2023-9-30 12:37
[讨论] 有的SoC频率2~3GHz，FPGA速度到不了，怎么做的FPGA原型验证？	helimpopo 2023-9-29	21225	chinazy95 2023-9-30 10:28
[求助] 关于跨时钟域单bit信号的同步问题精华3 ...2 3 4	IC.Michael 2019-4-10	3820227	dcrfyq 2023-9-28 23:18
[求助] 关于跨时钟域传输的问题	OneLastKiiss 2023-9-28	71244	OneLastKiiss 2023-9-28 17:59
[求助] 求助关于Design Compiler中DW库的调用	yishuad 2019-1-4	12731	eerubbishtop 2023-9-28 17:44
[求助] FPGA小白入门求助	Katerina 2023-9-28	01047	Katerina 2023-9-28 17:12
[求助] 数模混合仿真求助	watertree 2023-9-28	21349	watertree 2023-9-28 11:17
[求助] 关于TNS的计算	又来长脑了 2023-9-27	0682	又来长脑了 2023-9-27 14:18
[原创] 昨天讲了个笑话，今天提个问题，身价百亿的商人申请博士是为了什么？	dodoee 2023-8-30	71581	一个头五个大 2023-9-27 10:24
[讨论] DDR PHY DQS信号检测	nxl_sdu 2016-5-13	33117	592znw 2023-9-26 21:22
[求助] tessent mbist最后调用仿真的时候如何支持systemverilog	zhaoqingyi13 2023-9-26	0729	zhaoqingyi13 2023-9-26 16:30
[其它] 有了解logiHDR的同志来交流一下	msqxl 2023-9-18	31221	耳_东_陈 2023-9-26 12:22
[原创] DC逻辑综合：原理与实践(part VI，elaborate与datapath优化)	nirvana_pear 2023-9-24	21293	magnum 2023-9-26 11:40
[求助] SRAM功耗问题	rqp 2023-9-26	31241	Alexander_Tang 2023-9-26 11:30
[求助] PT 报 Error: Current design is not in min-max mode	husthxing 2023-9-15	11021	robin0612 2023-9-26 11:29
[求助] tessent错误:there are unsaved module……	zhaoqingyi13 2023-9-26	51046	zhaoqingyi13 2023-9-26 10:58
[求助] tessent需要的IO pad库*.tcellli如何获得？	zhaoqingyi13 2023-9-25	2868	zhaoqingyi13 2023-9-26 10:20
[求助] VCS的power gating仿真	ningyuan198 2023-9-25	11185	ningyuan198 2023-9-26 10:09
[求助] 0b0 0b1	fangwang85 2023-9-25	11195	黑桃ACE 2023-9-25 21:30
[求助] DC出来同样的电路 VCS仿真的结果却不一样求大佬指点	飞鸟123 2023-9-14	21008	炒鸡屈服者 2023-9-25 14:42
[求助] tessent mbist修复功能需要添加efuse吗	zhaoqingyi13 2023-9-24	0779	zhaoqingyi13 2023-9-24 22:19

1 ... 59 60 61 626364 65 66 67 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块