EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 65 66 67 686970 71 72 73 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] ad9361+FPGA 发射问题，ODDR转换问题望大神解答	fan09272033 2016-1-15	76103	TUJzzz 2023-7-28 17:21
[求助] 请问Synplify可以读入.f（filelist）文件吗？ ...2	XuJian92 2019-1-10	129325	nanlaiu 2023-7-28 16:57
[资料] VLAN学习笔记	John8023 2016-9-24	84551	wspytu 2023-7-28 15:44
[求助] RC综合时显示代码部分模块不可综合	dddddyx 2023-7-28	51449	dddddyx 2023-7-28 15:37
[原创] 一个开源项目(和Keil联调的8051core) ...2 3 4 5 6..7	McuPlayer2013 2013-4-18	6939321	gyx3598 2023-7-28 15:05
[求助] AXI读交织如何重排序，求详细解释	modoalos 2023-7-26	11419	dqwuf2008 2023-7-27 17:51
[求助] FPGA只提供bit文件，对方能看到FPGA的资源利用率，面积等信息吗？ - [悬赏 10 信元资产]	helimpopo 2023-7-25	11029	zx7504081 2023-7-27 14:56
华为硬件工程师手册 ...2 3	sxdfligang 2009-1-6	268264	!5236860 2023-7-27 13:53
[求助] Spyglass CDC如何约束clock让工具指导clock不是always-on的？	摸摸肉肉 2023-7-26	11305	摸摸肉肉 2023-7-27 11:28
[求助] 求问有没有Sustemper和Vmanager的安装方式吗？ - [悬赏 3000 信元资产]	were 2023-7-7	21313	were 2023-7-27 00:20
[求助] 想用状态机控制AXI master同时读写，应该分几个状态呢？【已解决】	modoalos 2023-7-25	71344	modoalos 2023-7-26 18:56
[求助] verdi仿真问题	Marion_ 2023-7-18	61662	Marion_ 2023-7-26 15:20
[原创] 千兆以太网 TCP， UDP协议， FPGA实现精华3 ...2 3 4 5 6..12	eebinqiu 2016-2-1	11669651	chinest2010 2023-7-26 15:03
[求助] 关于edf文件的后仿真	tjz1127 2023-7-13	21443	tjz1127 2023-7-26 09:19
[求助] Genus和DC对单元库兼容性问题 - [悬赏 5 信元资产]	wtyytw 2021-2-19	44585	唐三彩骆驼 2023-7-25 15:32
[求助] generate的小问题	nullptr 2023-7-10	41072	nullptr 2023-7-24 19:03
[讨论] 时钟设计问题	统计局呵呵 2023-7-24	11257	zsftm 2023-7-24 13:41
[求助] synplify_premier综合卡在premap阶段	IC.Michael 2019-5-24	53318	fengbohan1 2023-7-23 09:22
[求助] 只用pmos管如何搭建D触发器电路？如何将其连接成2bit的寄存器？	侯小甄 2023-7-21	01043	侯小甄 2023-7-21 18:45
[原创] 有关verilog中阻塞赋值和非阻塞赋值的问题	RealityLI 2019-2-21	22573	鸽子 2023-7-21 17:11
[求助] 关于AHB和APB总线时钟的问题 ...2	记忆冬天 2020-7-21	136585	hairfly 2023-7-21 16:58
[活动] 2023中国国际半导体博览会	xuxinjian 2023-7-21	01491	xuxinjian 2023-7-21 11:10
如何提高芯片设计的良率和可靠性	power-twq 2005-11-9	23985	JingKe 2023-7-20 19:04
[求助] sta 用的时序库lib文件有官方文档吗	maru123 2023-7-20	21287	maru123 2023-7-20 17:17
[讨论] 有什么简单的方法，将一个8MHz的数据变慢成为一个1MHz的数据？	helimpopo 2023-6-12	61677	zhx_sm 2023-7-20 16:20
[求助] mbist的逻辑需要上chain吗？	zsj230713 2023-3-3	12160	骑猪卖猪红 2023-7-20 15:52
[求助] 求socrates1.5版本的license	plplplplplplplp 2022-1-10	62449	plplplplplplplp 2023-7-20 15:50
[招聘] 数字IC设计职位 base 南京、北京	Tommy22333 2023-7-18	31392	Tommy22333 2023-7-20 15:12
背靠背传输（back to back transfer)讨论	chenzhao.ee 2007-10-24	26024	LinfengWu 2023-7-20 15:05
[原创] 大大们我在做dc的功耗测算的时候，然后tcl里面read_saif，报了个warning，最终结果太小了咋办 - [悬赏 100 信元资产]	kekeshukk 2022-7-26	21835	doukuaiwangle 2023-7-20 14:40
[资料] 很多年前的毕业面经分享	434871250 2023-6-14	21614	Emmet_73 2023-7-20 09:16
[求助] 关于PCIe完成报文乱序的问题 - [悬赏 300 信元资产]	xduryan 2015-8-17	58261	鸽子 2023-7-19 17:47
[求助] PID算法	TJCcici 2023-7-19	11434	JustdoitAbel 2023-7-19 17:03
[求助] verilog/systemverilog混合编译	独孤败天999 2023-6-30	71965	独孤败天999 2023-7-19 15:32
[求助] VNC viewer是永久免费的吗？	orientview 2023-7-19	21563	hzhou 2023-7-19 11:17

1 ... 65 66 67 686970 71 72 73 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块