EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 33

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 39 40 41 424344 45 46 47 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] vivado综合用的xdc	scutlee 2024-4-29	2620	scutlee 2024-5-7 15:06
[讨论] vivado一直卡在technology mapping是怎么回事？？？	scutlee 2024-5-7	0452	scutlee 2024-5-7 09:40
[求助] verilog有符号位和无符号位运算位宽是如何扩展的？	dkylx 2019-4-29	85692	plplpo 2024-5-6 20:03
[原创] 小总结一下verilog的位宽与数据转换	yifenqian 2016-3-4	47090	plplpo 2024-5-6 19:57
[原创] perf-v开发板烧录及debug总结	羽无芯 2021-1-9	24689	sun029 2024-5-6 18:29
[求助] Ehternet 1000base-x pcs/pma例化问题	3008202060 2016-6-16	65190	sun029 2024-5-6 16:27
[求助] verilog位扩展规则	plplpo 2024-4-30	2917	plplpo 2024-5-6 14:17
[求助] 请问xlinx中的mig7 ddr控制器能否看到内部fifo？	xiaokai66 2024-5-6	0413	xiaokai66 2024-5-6 10:03
[讨论] 这段代码是不是应该@negedge wr_rst_n ?	wenfangsibao 2024-4-30	2860	HardFault 2024-5-6 00:03
[原创] NVDLA FSDB Share	atremp 2019-11-30	73644	mrpp 2024-5-5 18:02
[原创] FPGA NVMe Host控制器介绍与测试	WALI-123 2024-5-5	1907	jiangnaner 2024-5-5 13:14
[转贴] Mentor Graphics HDL Designer 2015 win ...2 3	ricvadim 2016-8-15	2611441	ic886 2024-5-4 17:14
[转贴] DownStream Products 2015.12	ricvadim 2020-3-1	12731	ic886 2024-5-4 16:04
[原创] IEEE802.3 Interface接口整理	qinzhanao 2020-10-7	34653	sudarlik 2024-5-4 15:57
[转贴] CSMC_180nm	ricvadim 2020-3-5	95240	ic886 2024-5-4 15:44
[求助] 标准单元库和标准I/O库的区别是什么，我的数字电路能不能全部用I/O库写呢 - [已解决]	intentydh 2024-5-4	31038	轩辕志瑜 2024-5-4 12:44
[原创] Mentor LeonardoSpectrum 12b (ASIC/FPGA) + Crack for Windows x32	ricvadim 2021-8-21	33021	ic886 2024-5-4 12:34
[求助] 电子专业硕士研究方向	yxxxx 2024-5-2	3831	kk2009 2024-5-4 03:37
[求助] does not contain an inverter问题 - [悬赏 50 信元资产]	intentydh 2024-5-4	0448	intentydh 2024-5-4 00:06
资料 I Want to Write Assertions Too ...2	navie 2009-8-13	113241	yuanpin318 2024-5-2 15:37
[求助] 请问我能用综合后的report_power来估算数字电路所需的总电流吗？	intentydh 2024-5-1	0635	intentydh 2024-5-1 14:17
[求助] Design compiler如何添加工艺库	zhang113 2020-3-23	42993	omidi.g.r 2024-4-30 23:41
[求助] 用MUX选择时钟的约束问题	jiangxyn 2024-4-30	31073	jiangxyn 2024-4-30 18:06
[求助] 直流参数指标什么意思	yuanpin318 2024-4-30	01005	yuanpin318 2024-4-30 17:32
[求助] 有没有友友跑过玄铁C910的VCS仿真，想咨询一些问题。	芋圆不加冰 2024-4-30	0556	芋圆不加冰 2024-4-30 16:21
[求助] 为什么pcie的完成包的Lower Address字段，只需要7个bit呢	误入百花深处 2024-4-28	2834	误入百花深处 2024-4-30 15:26
[讨论] 为什么这种结构的复位电路可以避免复位不同步的问题	wenfangsibao 2024-4-25	2887	wenfangsibao 2024-4-30 15:22
[求助] 等效门应该什么时候看	yuanpin318 2024-4-30	0674	yuanpin318 2024-4-30 14:52
[讨论] 后端可以实现延时吗？？	scutlee 2024-4-29	4885	hamandu 2024-4-29 20:15
[求助] 发错了 - [悬赏 200 信元资产]	dj412731181 2024-4-29	1792	anadesign 2024-4-29 13:34
[讨论] 感觉数字比模拟需求大的多，准备转数字ic设计了 ...2	j1j1j1 2024-4-11	162041	j1j1j1 2024-4-29 11:42
[原创] 这个消息可靠吗？	长啸天歌 2024-4-9	31091	bin_bingo 2024-4-29 11:35
[讨论] 是不是不用chipscope就只能看到端口的信号？？	scutlee 2024-4-29	0488	scutlee 2024-4-29 11:07
[求助] dc综合里报infeasible paths怎么解决	kyaaaa 2024-4-28	2896	kyaaaa 2024-4-29 09:47
[原创] MIPI I3C白皮书	castlerock 2023-8-30	51669	zqiaowen 2024-4-27 23:15

1 ... 39 40 41 424344 45 46 47 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 33

快速发帖

浏览过的版块