EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 40 41 42 434445 46 47 48 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 有没有讲ISP verilog设计的书或资料	wangyangcha 2023-6-17	51550	清霜一梦 2024-4-27 22:04
[求助] vivado18.3 仿真波形与代码不一致，再次仿真又正确了	Neverlandx 2024-4-27	0690	Neverlandx 2024-4-27 20:49
[求助] e203 riscv中复位代码	nullptr 2024-4-27	0937	nullptr 2024-4-27 15:15
[求助] DC的相关问题	nullptr 2024-3-22	81318	nullptr 2024-4-27 15:09
[讨论] temperature sensor 的 digital offset cancellation有啥用处没？？	scutlee 2024-4-26	0438	scutlee 2024-4-26 15:20
[讨论] 有人了解三星5nm的temperature sensor 吗？？	scutlee 2024-4-26	0445	scutlee 2024-4-26 15:03
[讨论] uart的testbench怎么写呢？？？	scutlee 2024-4-25	3757	数学必考150 2024-4-25 18:05
[讨论] 异步复位同步释放和软复位	scutlee 2024-4-15	6955	robin0612 2024-4-25 15:47
[求助] 用Genus synthesis后缺少VDD VSS 问题	Jabbawackeez 2020-10-5	52465	leejohannes 2024-4-25 13:35
[求助] DC warning: The specified replacement character(_)is conflicting with the specified allowed or ...	starkxiu 2022-4-20	23126	starkxiu 2024-4-25 10:07
[求助] exciting host 如何理解？	yuanpin318 2024-4-24	2849	yuanpin318 2024-4-24 18:14
[原创] 分频电路（9分频）设计精华3	不忘初心灬214 2019-8-15	88298	chf1 2024-4-24 16:36
[求助] FIR滤波器画图求解	海神波塞冬 2024-4-24	0967	海神波塞冬 2024-4-24 16:34
[求助] ISE环境下使用Verilog设计RAM写模块出现问题	xjmiles 2015-8-27	63525	cyt66 2024-4-24 16:27
[求助] ise综合的时候出现了问题（求助） ...2	cleocss 2010-9-5	1418051	cyt66 2024-4-24 15:02
[讨论] 可以直接#10ps 这样吗	scutlee 2024-4-24	1541	zsftm 2024-4-24 14:14
[讨论] use macro parama has not been defined	scutlee 2024-4-24	0415	scutlee 2024-4-24 13:48
[求助] DC和PT中的时序约束是同一个吗？ ...2	flyingsheep 2013-3-25	1816773	方山剑客 2024-4-24 11:51
[原创] 集成电路静态时序分析与建模-刘峰 - [悬赏 2 信元资产] ...2 3 4 5 6	songsong001 2021-5-10	5916748	yuanpin318 2024-4-24 10:04
[求助] 始终信号能接入到寄存器的D口做逻辑使用吗？	Wade_ 2024-4-23	21039	Wade_ 2024-4-24 09:34
[讨论] 假如芯片只有一个PLL，又要做clock gate	scutlee 2024-4-15	6980	scutlee 2024-4-24 09:28
[求助] verilog中使用task出现的问题 ...2	hxfwdzx 2012-1-3	1319514	binnq 2024-4-23 17:19
[求助] vcs 同步时钟采样问题-deraceclockdata没有用	xingerzh 2023-10-4	71919	binnq 2024-4-23 17:01
[原创] 写了个25g 以太网的fec rs(528,514) ...2	jennytanxx 2022-8-23	103726	wwf_fan 2024-4-23 11:51
[资料] LEDA培训讲义 ...2	低空翾翔 2016-10-7	147981	yuanpin318 2024-4-23 10:52
[资料] uvm验证课程 ...2 3 4	fool123 2019-11-14	3012994	ZQDN4 2024-4-23 10:48
[原创] 请教大家，vcs仿真时间如何设置？	american007 2023-5-8	64281	树欲静 2024-4-23 10:39
[求助] 哪位大佬哥分享一下，我们一般做MCU芯片里面的Flash 模块/IP的资料	BRN 2024-4-22	1696	深圳华芯 2024-4-23 10:31
[求助] VC Verification IP for SPI的Datasheet	Ellis 2024-4-22	01177	Ellis 2024-4-22 22:12
[讨论] DDR 怎么时序约束	scutlee 2024-3-23	4880	robin0612 2024-4-22 16:46
[原创] spyglass check rules文档仅供大家一起学习 ...2 3	licongkai 2023-2-17	225424	kaixindelei 2024-4-22 11:15
[求助] 请问DC综合的set_max_fanout和set_max_capacitance有什么区别呢	xingerzh 2024-4-20	0494	xingerzh 2024-4-20 15:01
[讨论] 不编译用verdi打开filelist看代码	scutlee 2024-4-18	2895	gaurson 2024-4-19 17:22
[求助] ic设计vs验证	yhcao 2024-4-17	5984	wuruic 2024-4-19 16:50
[求助] 求助一篇paper	gentle_man 2024-4-19	1769	DT27 2024-4-19 12:01

1 ... 40 41 42 434445 46 47 48 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块