在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
作者 回复/查看 最后发表
[讨论] vivado用下降沿的时序约束 scutlee 2024-7-23 1459 工大鱼肉 2024-7-24 08:02
[讨论] mark_debug= true 影响DC综合吗? scutlee 2024-7-23 1310 工大鱼肉 2024-7-24 07:57
[讨论] LUT使用超标,怎么办?? scutlee 2024-7-23 1437 工大鱼肉 2024-7-24 07:56
[讨论] 怎么LUT用了263%???? scutlee 2024-6-6 2732 scutlee 2024-7-23 21:15
[讨论] LUT用得比较多怎么办??? scutlee 2024-7-23 0316 scutlee 2024-7-23 21:09
[原创] 关于FPGA同时使用时钟的上升沿和下降沿的问题  ...234 lhrace 2011-10-26 3024657 hsgl 2024-7-23 16:48
[求助] verilog 变量\ fangwang85 2024-7-23 2520 fangwang85 2024-7-23 15:58
[求助] SRAM 选型和power分析求助 - [悬赏 1000 信元资产]  ...2 yaya126 2016-5-5 148217 黄昏的故事 2024-7-23 14:52
[讨论] 怎么降低vivado的route延迟 scutlee 2024-7-23 0339 scutlee 2024-7-23 11:17
[讨论] spyglass遇到模拟IP的仿真文件怎么办? scutlee 2024-7-23 0238 scutlee 2024-7-23 11:02
【转】我的FPGA学习历程  ...23456..12 hu200298 2008-12-4 113110657 xylimm 2024-7-23 10:57
[讨论] 基于intel FPGA PMA实现400G infiniband 分析 新人帖 wangjinming1118 2024-7-23 0793 wangjinming1118 2024-7-23 10:31
[求助] 关于DC-T(topographic)模式下的线延迟计算。 日晨难再 2024-7-23 0515 日晨难再 2024-7-23 09:47
[求助] 各个软件的用户手册的阅读策略 傅里叶大修罗 2024-7-22 1617 kaikanertan 2024-7-22 21:21
[求助] Synopsys VIP Memory模型更新方法 dreamer21 2024-6-21 2730 dreamer21 2024-7-22 16:45
[求助] 关于vivado综合,声明reg过大的报错 关东煮游泳 2024-7-22 6959 关东煮游泳 2024-7-22 16:19
[原创] 时序always 块里if 分支不写else 有可能综合出latch么 新人帖 yongxinxue 2024-7-18 91150 darlingwqm 2024-7-22 16:13
[求助] 如何在用Verilog 实现优先级循环的中断 andy739 2013-11-18 46007 scutlee 2024-7-22 16:11
[求助] verdi安装不成功 运行license出问题 - [悬赏 500 信元资产]  ...2 yuanhong96 2017-4-12 1717766 liuxiangdong 2024-7-22 15:59
[讨论] 综合指定参数 scutlee 2024-7-22 0274 scutlee 2024-7-22 15:47
[讨论] mark_debug会影响DC综合吗 scutlee 2024-7-22 2571 qladxk2008 2024-7-22 15:13
[求助] 跪求DWC_pcie_dtl_dm_databook 的5.71a版本 - [悬赏 100 信元资产] 年轻的国王 2024-7-19 2725 smrecnik 2024-7-22 10:13
[求助] Verdi查看断言的波形既没有红色的箭头也没有绿色的箭头,只有绿色的| 小兔子宝宝哒 2022-7-28 22743 denghuan 2024-7-21 17:41
[资料] [databook] EMMC_PHY itzme 2021-12-24 83715 jw216 2024-7-21 15:20
[原创] nvme ip RTL源码  ...23456..20 1014003606 2018-3-8 19644788 maicheal 2024-7-21 11:51
[求助] Synopsys DMA疑问  ...2 mysoul 2020-6-10 156626 yangc_veri 2024-7-20 22:26
[原创] 工艺库问题 鹅鹅鹅丶 2024-7-19 1570 tfpwl_lj 2024-7-20 13:04
[转帖]Synopsys工具介绍  ...23456..7 一声叹息 2004-9-21 6930943 hebut_wolf 2024-7-19 11:25
[求助] 6T SRAM DC综合 Stefan_Qi 2024-7-17 1603 nettlefish123 2024-7-19 11:06
[求助] 综合网表问题 2441697316 2024-7-19 0590 2441697316 2024-7-19 10:01
[求助] DC综合求助 鹅鹅鹅丶 2024-7-17 4719 kk2009 2024-7-19 02:35
[求助] 关于DC综合无输出端口的问题 新人帖  ...2 鹅鹅鹅丶 2024-6-3 111500 kevon_kk 2024-7-18 14:30
[求助] PT中设置顶层文件的一些问题 鹅鹅鹅丶 2024-7-11 1627 kevon_kk 2024-7-18 14:25
[求助] OCC相关的时钟架构问题 Jasonszm 2024-7-18 1773 Jasonszm 2024-7-18 13:48
[讨论] 两级同步器在物理布局上有要求吗 ty_xiumud 2024-7-17 2598 ty_xiumud 2024-7-18 10:04
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:53 , Processed in 0.151667 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块