EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 28 29 30 313233 34 35 36 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 异步FIFO使用格雷码作为地址的可行性	xylimm 2024-6-10	6949	古月水中 2024-7-31 11:31
【zhanghe】【挑战笔记1】之CRC循环冗余校验的原理与算法精华1	zhanghe901126 2014-6-26	97953	soelife 2024-7-31 11:12
[求助] tessent mbist算法中的SMarchCHKBvcd算法具体的步骤是什么	zhaoqingyi13 2023-9-19	11726	flamingo_123456 2024-7-30 17:31
[求助] 利用conformal做ECO，怎么保护SCAN chain？	bjzhaoxh77 2021-9-13	42908	zyr123 2024-7-30 17:24
[求助] 如何设计线性反馈移位寄存器(LFSR)	window_blinds 2017-10-17	715717	夏尔 2024-7-30 17:11
[讨论] 带上PLLmodel，仿真就很慢	scutlee 2024-7-30	0335	scutlee 2024-7-30 17:06
DC：set_clock_uncertainty问题 ...2	jackiexiuyi 2008-11-10	1922159	xbuilder 2024-7-30 15:56
[求助] 求解stm32时钟树clk选择分频问题	sktwo 2024-7-29	5663	sme-ic 2024-7-30 14:24
[求助] 各位大侠，谁有debussy5.49 pli.lib的源文件吗？	eetopuser 2021-1-11	11694	fanuq 2024-7-29 20:06
[讨论] fpga综合打开retiming？	scutlee 2024-7-26	1498	1123189683 2024-7-29 14:18
[求助] VCLP ISO_INST_INTERNAL warning	cyannn 2024-7-29	0300	cyannn 2024-7-29 13:35
[讨论] vivado error	scutlee 2024-7-28	1628	A1985 2024-7-29 09:45
[讨论] PLL的输出时钟应该怎么约束？？ ...2	scutlee 2024-6-13	151648	YIGANDAHEIQIANG 2024-7-28 09:51
[求助] 数字模块内部寄存器的最大size - [悬赏 30 信元资产]	GloriaMoran 2024-2-22	31147	rocsman 2024-7-26 22:44
[求助] 哪位大神能看下这个真值表	模拟小小学生 2024-7-26	0426	模拟小小学生 2024-7-26 21:14
[讨论] 如果是多die FPGA芯片，怎么避免某die拥塞呢？？	scutlee 2024-7-26	0448	scutlee 2024-7-26 16:47
[讨论] 布局拥塞会不会导致timing violation？？？	scutlee 2024-7-26	2599	scutlee 2024-7-26 16:15
[讨论] 芯片的POR	scutlee 2024-7-15	51266	gccywu 2024-7-26 15:40
[求助] RTL中能写延时”#“吗？	Wade_ 2024-7-23	3875	gccywu 2024-7-26 15:34
[讨论] 参数化设计能生成有优先级的arbiter吗？？	scutlee 2024-7-24	7646	harry_hust 2024-7-26 15:32
[讨论] vivado的timing violation	scutlee 2024-7-26	1558	daniil666 2024-7-26 15:31
[求助] 关于PLL的输入时钟与输出时钟相位的关系 ...2 3	gzdy 2014-6-6	2331271	gccywu 2024-7-26 15:29
[求助] IIR滤波器位宽估计	kl_upc 2024-7-23	4848	kl_upc 2024-7-26 15:24
[讨论] 怎么降低FPGA的net delay？？	scutlee 2024-7-26	1522	ilmkduse 2024-7-26 15:13
[求助] 买一个sdio的ip要多少钱 ...2 3	iyaowu 2010-9-14	2010759	sme-ic 2024-7-26 11:47
[讨论] vivado一直在卡在rip up and reroute	scutlee 2024-7-26	0353	scutlee 2024-7-26 10:52
[求助] 芬兰的这个技术到底是啥啊，能够用于嵌入式芯片吗？	orientview 2024-7-25	1701	伪界 2024-7-26 08:48
[求助] DC综合，端口名改变	junxliu 2024-7-3	3744	jinfeier 2024-7-25 17:35
[求助] DC综合的版图 vs 手动画的版图	时间在走人在变 2024-7-17	3668	jinfeier 2024-7-25 17:27
[求助] FPGA怎么比较多通道ADC采样信号的相位	CUMT_Rookie 2024-7-23	1568	liuguangxi 2024-7-25 09:20
[求助] axi中outstanding的值应该依据什么来设置值 ...2	caren 2020-8-3	1414295	xie258 2024-7-24 15:35
[求助] fpga - [悬赏 1 信元资产]	GloriaMoran 2024-7-24	0464	GloriaMoran 2024-7-24 15:33
[原创] 数字IC工程师的技能树精华3 ...2 3 4 5 6..22	arthur_wang_orz 2012-2-3	212106521	wufeng233 2024-7-24 11:02
[原创] 数字设计验证，市场机会，行情信息	Tommy22333 2024-7-18	2700	Tommy22333 2024-7-24 10:03
[求助] spyglass low power关于mem的问题	grace-luo 2024-6-10	1956	cverilog 2024-7-24 09:03

1 ... 28 29 30 313233 34 35 36 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块