EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 28 29 30 313233 34 35 36 ... 888 / 888 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] modelsim 6.2b版本中的transcript窗口被我弄没了，找不到了	kuailexiari 2012-8-27	88657	风起天寒 2024-9-12 09:35
[求助] Formality: DFF0, DFF0X	yuanpin318 2024-9-10	41873	yuanpin318 2024-9-11 18:15
[讨论] 2024~现在数字设计哪个方向更有前途一些~	无夕之风 2024-9-6	74920	IC_Mu 2024-9-11 17:41
[原创] 模拟深似海，切不可故步自封，井底之蛙	中单一打九 2024-8-7	31361	hebut_wolf 2024-9-11 15:04
[求助] 差分时钟及PLL输出时钟约束 - [已解决]	Rainbowdawn 2024-9-10	22349	Rainbowdawn 2024-9-11 10:02
[讨论] 讨论一下xilinx vivado使用版本情况，尤其是使用Model Composer 和 System Genera的	kl_upc 2024-9-10	01519	kl_upc 2024-9-11 09:12
[原创] ADC7606代码verilog版 ...2	xianrenwang 2017-5-13	197462	finelei2002 2024-9-10 15:46
关于Sigma-Delta ADC 抽取滤波器的问题 ...2	wqy1985 2009-5-5	1310041	txlm 2024-9-10 09:23
[求助] 能用于Verilog的BCH码编解码算法 - [悬赏 50 信元资产]	QYiran 2024-9-9	0576	QYiran 2024-9-9 15:40
[求助] 差分时钟及PLL输出时钟约束	Rainbowdawn 2024-9-9	0897	Rainbowdawn 2024-9-9 14:53
[讨论] 1万个200bit怎么找出相同的数？？	scutlee 2024-9-4	52053	xhopo 2024-9-9 10:04
[求助] 求助，有关于modelsim2022.2的破解学习	wwdg 2024-7-24	1687	yaojiangyu 2024-9-9 09:47
[原创] T22ULL/28NM GPIO ANALOG IO Design	joeount 2024-9-8	0675	joeount 2024-9-8 10:33
[原创] modelsim error：module “XXXX“ is not defined Error loading design	xlp 2024-9-7	0651	xlp 2024-9-7 15:34
[求助] xcelium仿真RISC-V运行函数printf	embeddedkernal 2024-8-25	31001	embeddedkernal 2024-9-7 13:41
[求助] Formality卡在99	kvinkin 2024-9-3	11473	my2817 2024-9-7 12:34
[求助] fork join的仿真问题	nullptr 2024-9-5	41922	nullptr 2024-9-6 18:00
[讨论] 请教关于数字IC工作频率的问题	Vincent9794 2024-8-20	11715	mailforreg1 2024-9-6 17:22
[求助] 求：非阻塞赋值没有延时或只有半个周期延时，这是什么原因造成的？ ...2	1027199631 2017-3-18	105869	苦学僧 2024-9-6 16:11
[求助] ASIC和FPGA设计中Verilog语言风格的区别	jinghew0 2024-8-31	52454	jinghew0 2024-9-6 16:02
[求助] 请各位大佬看看这个sdf反标得错误是啥原因！	liujw23 2024-9-6	43335	liujw23 2024-9-6 13:50
[资料] 新一代高效视频编解码H265/HEVC原理、标准与实现 ...2 3 4	running13 2020-3-6	3719567	wythelin 2024-9-6 11:36
[求助] 后仿waive掉时序违例后是如何采样的？	BranJiang 2024-9-5	21741	mikyli 2024-9-6 10:47
[讨论] 关于奇数分频50%占空比的分频器的SDC时钟约束	任大大 2024-8-21	62809	Blando 2024-9-6 10:09
[原创] 相同电路，结构参数都相同，cadence版本相同，不同电脑仿真结果不一样。	lhd918 2024-9-5	82949	Shiroihane 2024-9-6 09:43
[招聘] 知名IP 公司 -sram设计	15821990611 2024-9-5	11778	jiangnaner 2024-9-5 20:46
[求助] SPIslave，使用spi时钟处理和使用内部高速时钟采数，优缺点分别是什么？	interfacer 2024-9-5	01261	interfacer 2024-9-5 17:37
[求助] Synopsys DC area report Net Interconnect area出现undefined - [已解决]	ssexpo1046 2024-3-8	43144	qiang_he 2024-9-5 16:38
[招聘] 存储芯猎-存储核心研发岗位	15821990611 2024-9-5	11554	jiangnaner 2024-9-5 16:07
[求助] 请教综合时遇到的Warning分析	刺猬精灵 2016-4-12	23425	Patrick0809 2024-9-5 14:06
[求助] 请大佬们解答	RFICxiaocai 2024-9-5	11399	RFICxiaocai 2024-9-5 12:55
[求助] 单bit信号控制输出二或四分频的实现方法问题	IC牛马 2024-9-4	01406	IC牛马 2024-9-4 23:31
[原创] VCS与Vivado仿真差异问题	mrpp 2023-9-7	53587	lolina 2024-9-4 19:27
[求助] AHB窄带传输	dreamer21 2024-9-1	21743	lolina 2024-9-4 19:23
[讨论] clk mux怎么约束 ...2	scutlee 2024-8-15	123547	lolina 2024-9-4 19:20

1 ... 28 29 30 313233 34 35 36 ... 888 / 888 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

快速发帖

站长推荐 /1