在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[求助] 同步时钟切换需要使用glitch free mux吗 sktwo 2024-9-9 51247 魏凯 2024-10-8 11:40
[求助] tessent mbist仿真的问题 zhaoqingyi13 2023-9-19 61537 qingru 2024-10-8 11:14
[资料] 经典书籍:计算机体系结构量化研究方法英文版  ...2 orange1234 2019-4-3 196656 abc_def_ghi 2024-10-5 16:50
[原创] 孩子都能学会的FPGA:第七课——UART增加奇偶校验位和参数化传递 chdaj58 2023-11-21 52341 sajes2013 2024-10-4 15:29
[求助] FPGA实现点数映射问题 - [悬赏 200 信元资产] TUJzzz 2024-9-29 2585 chengkunjie 2024-10-2 23:15
[求助] verdi波形窗口数据显示如何显示位定点小数 live_不易 2024-4-25 41854 live_不易 2024-10-2 01:25
[求助] vcs编译选项的顺序问题 nullptr 2024-10-1 2626 nullptr 2024-10-1 18:05
[求助] create_clock中的clock_domain有什么作用? xylimm 2024-9-30 1664 wide_road 2024-9-30 16:37
[求助] tsmc65nmDC综合问题求助 新人帖 - [已解决] atl 2024-9-24 3788 upsidedown 2024-9-29 15:02
[原创] HDLBits中文版,标准参考答案 | 2 Verilog Language 2.2 Vectors 望森FPGA 2024-9-28 1841 ic886 2024-9-28 11:30
[原创] verilog自动例化程序和例子  ...2 willis2004 2019-2-8 188463 peter.zh 2024-9-27 23:25
[资料] PVT Controller Series 3plus (Incl. Serial Test Access) Design Specification itzme 2021-12-7 43044 skyazure 2024-9-27 17:33
[原创] 异步复位同步释放 新人帖 羽无芯 2021-1-1 43019 Cbright 2024-9-27 15:34
[原创] 关于AHB总线verilog代码实现(design篇) 精华3  ...23456..20 hbhbts 2013-12-5 191107794 ych634227759 2024-9-27 14:56
[求助] Intel Serial VID (SVID) Protocol Specification 新人帖 - [悬赏 500 信元资产] frankreich 2024-4-29 21109 daviehj 2024-9-27 13:53
DC综合时出现时序警告不知如何改请大虾指教  ...2 amin2008 2008-5-23 106124 15971239608 2024-9-27 11:40
[求助] 求utmi+ level3的规范 dqwuf2008 2024-9-27 1648 puxiancheng 2024-9-27 11:28
[讨论] SNR、ENOB、DR、SNDR之间的关系,有木有分析得比较透彻的大神来解释解释啊? 艾克0928 2018-9-21 511460 纸鹤之何 2024-9-26 17:57
[原创] vivado2015.4 write project tcl 时出现fpga型号改变的问题 wide_road 2016-3-11 12683 zhangming325 2024-9-26 11:23
[讨论] DC综合时BLACK BOX的pin脚约束!!!!  ...2 harejavahill 2012-11-28 109569 upsidedown 2024-9-25 12:34
[求助] 求救,S家的coreConsultan simulation (Error code 501) 新人帖 Alenart 2024-9-6 12050 Z384242 2024-9-24 21:39
[原创] DC_4 running13 2024-8-7 51582 daodaier 2024-9-24 19:00
[求助] dc_shell和dc_shell-xg-t有什么区别吗?  ...2 zh123456789 2010-9-28 1416024 zxyglx 2024-9-24 16:12
[求助] 将MOS管长度或者finger数设置为参数扫参报错 Gaoj 2024-9-24 01023 Gaoj 2024-9-24 16:01
[转贴] synopsys工具的功耗计算方法 nirvana_pear 2024-9-24 0782 nirvana_pear 2024-9-24 11:03
[求助] 最近在搞一个CDR的东西,参考了XILINX的XAPP224遇到个疑问 szw5984 2023-10-17 32412 苍穹521earth 2024-9-23 16:30
[求助] MOSFET单管传输有阈值损失,仿真结果显示损失的电压小于阈值电压,这是怎么回事? hwhtm25 2024-9-21 1582 acrofoxAgain 2024-9-22 19:31
[求助] synplify 综合错误求助:Port on Chip drives PAD loads and non PAD loads xdylang 2012-11-13 417129 冷面颠狂人 2024-9-21 13:51
[求助] verilog编译出错 时间在走人在变 2024-9-20 4694 时间在走人在变 2024-9-21 11:39
[求助] STM32F4 dmac IP lewis.l.l 2024-9-20 1580 ffq513 2024-9-20 19:06
[求助] FPGA时序问题 许learner 2024-9-18 2525 upsidedown 2024-9-20 15:06
[求助] upf设置retention寄存器时报原有的寄存器与retention 寄存器工作条件不匹配 cyannn 2024-9-19 1583 songzijian87 2024-9-20 10:05
[讨论] 芯片boot的流程,先从rom,再到flash  ...2 scutlee 2024-7-22 111726 追乐人66 2024-9-19 18:55
[求助] 关于DC综合出来之后 再仿真怎么仿? VCS可以吗?  ...2 jeff_huang 2011-4-13 1513309 Patrick0809 2024-9-19 17:42
[求助] GENUS综合时会优先选择CLK的相关器件 liuht0913 2024-9-19 1683 upsidedown 2024-9-19 17:37
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 02:46 , Processed in 0.158827 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块