EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 27 28 29 303132 33 34 35 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 孩子都能学会的FPGA：第五课——用计数器实现UART协议的发送模块	chdaj58 2023-11-20	21397	sajes2013 2024-8-7 15:26
[讨论] 啥是strap pin 啊？？	scutlee 2024-8-7	0418	scutlee 2024-8-7 14:25
[转贴] e200 rtl	running13 2020-8-28	63121	ic886 2024-8-7 13:04
[转贴] 蜂鸟书籍	running13 2020-8-28	43307	ic886 2024-8-7 13:00
[资料] REUSE_METHODOLOGY_MANUAL	running13 2020-7-14	12308	ic886 2024-8-7 12:56
[资料] High Efficiency Video Coding ...2 3	running13 2020-3-9	247430	ic886 2024-8-7 12:55
[资料] 复旦大学开源芯片设计--H.265/HEVC Encoder IP Core V2.0 ...2 3 4 5 6..9	running13 2020-3-5	8529399	ic886 2024-8-7 12:49
[原创] HEVC书籍推荐	running13 2020-3-5	32239	ic886 2024-8-7 12:42
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题 ...2 3 4 5 6..21	RainskyXiang 2010-9-17	209120078	苍天有井自来空 2024-8-6 22:34
[原创] pcie扫盲贴 ...2 3 4 5 6..9	shiyinjita 2014-4-10	8350548	lijunjie111 2024-8-6 20:44
[讨论] 加了断言会不会影响综合和后端？？？	scutlee 2024-8-5	2463	铭刻于心 2024-8-6 19:57
[求助] 能否用行波计数器实现分频电路	lzhj21 2024-8-5	5587	lzhj21 2024-8-5 18:58
[讨论] MCU的timer有什么用？？	scutlee 2024-8-5	3611	fhy420462303 2024-8-5 16:54
[讨论] 芯片外部的信号都要同步？？	scutlee 2024-8-5	1546	fhy420462303 2024-8-5 16:48
[讨论] always实现组合逻辑.常用吗？ ...2 3 4	forlsy 2012-5-29	3716928	663211a 2024-8-5 13:44
[求助] 求特权同学SF-HSC USB3.0+LVDS+FPGA开发套件配套资料	zyfwh 2024-8-5	0492	zyfwh 2024-8-5 12:01
[讨论] debug mode	scutlee 2024-8-5	0380	scutlee 2024-8-5 10:58
[求助] 谁有FPGA实现的TCP/IP和SMPTE 2110 IP核？	一个昵称 2024-8-4	0402	一个昵称 2024-8-4 18:13
[求助] Spyglass Modular Schematic debug时如何返回上层电路	kaokao_ 2024-8-2	0314	kaokao_ 2024-8-2 16:13
[求助] 请教DP、EDP接口协议中有没有定义时钟校正序列？	interfacer 2024-8-2	3668	1123189683 2024-8-2 14:51
[讨论] 假如FPGA的WNS是0.13ns，那么时序约束的时候是不是可以减少0.13ns呢	scutlee 2024-7-27	2529	纸鸢Ame 2024-8-2 14:42
[原创] 孩子都能学会的FPGA：第四课——组合逻辑和时序逻辑	chdaj58 2023-11-20	31323	sajes2013 2024-8-2 13:56
[求助] AXI 一致性模型	dreamer21 2024-8-1	2588	dreamer21 2024-8-2 12:44
[求助] VCS 2020.12版本安装	Jackyanguan 2024-5-28	2662	Jackyanguan 2024-8-1 19:05
[求助] design compile 的 compile_ultra 指令	jswon 2011-6-9	514339	小白一枚啊 2024-8-1 16:30
[求助] 麻烦帮忙下载一个opencore的项目 - [已解决]	ilmkduse 2024-7-29	2833	tapas 2024-8-1 16:25
[求助] verdi软件使用，波形背景颜色 ...2 3 4 5	9065574912 2014-12-22	4824265	Xunuoo 2024-8-1 13:38
[讨论] clock gate 加一个scan mode有什么用？？	scutlee 2024-7-30	3599	zero_0 2024-8-1 11:25
[求助] QuartusⅡ综合将复位信号识别成时钟信号	阿良良木翼 2024-8-1	0466	阿良良木翼 2024-8-1 10:18
[转贴] visio waveform	V-V 2023-7-5	41762	nguyenvietthi 2024-8-1 10:09
[求助] IC设计到底用systemverilog还是Verilog	rocsman 2024-7-26	51173	silent_speak 2024-8-1 08:52
[求助] OCC	YIGANDAHEIQIANG 2024-7-27	2891	kk2009 2024-8-1 01:16
[求助] 如何合理编写DC的约束文件	时间在走人在变 2024-7-31	1570	kk2009 2024-8-1 00:43
[求助] 异步fifo中读写数据位宽不等	时间在走人在变 2024-7-24	71205	时间在走人在变 2024-7-31 16:28
[原创] 关于NVIDIA的智能模块NVDLA（深度学习加速器） ...2 3 4	CKlover 2018-3-8	3819280	烈烈风中 2024-7-31 15:51

1 ... 27 28 29 303132 33 34 35 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块