EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 234 5 6 7 8 9 10 ... 888 / 888 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] tessent工具做DFT扫描链插入，add_clocks只需要指定dft信号吗	IC菜鸟无敌 2020-5-15	34291	Gabriel_rose 2025-6-25 10:07
[原创] RDMA简介7之可靠传输	xidianuser 2025-6-13	3504	xidianuser 2025-6-24 13:36
[原创] RDMA简介8之AXI分析	xidianuser 2025-6-24	0423	xidianuser 2025-6-24 13:35
[求助] 有没有可以抓PCIE TLP包的软件	geek86 2023-11-22	51567	zhb9103 2025-6-24 06:41
[求助] 跑STA，报了时序违例，但是后端自己报不出来那条路径，哪里出问题了	2441697316 2025-6-18	1325	Bradji 2025-6-23 17:23
[求助] DFT 怎么用内部信号来做testMode	PYGH 2025-5-19	3373	yzsy2046 2025-6-23 17:15
[求助] dft后仿出现timingviolation的问题	dick1 2025-5-28	2418	yzsy2046 2025-6-23 17:12
[求助] CRFB 数字型 delta sigma 调制器存在低频噪声	hzwit 2025-6-23	0230	hzwit 2025-6-23 08:58
[原创] eda工具 docker 环境搭建：ubuntu22 使用 synopsys 23 系列工具	TYUTlfx 2025-6-9	4907	xqymain 2025-6-22 23:52
[原创] PCIe每日一问	飞飞学飞 2025-5-12	7921	飞飞学飞 2025-6-22 22:14
[求助] 请教一个本质的问题，双口ram和fifo为什么可以在多时钟域里安全工作呢？	erwang 2025-5-28	3535	Carmelo 2025-6-22 21:54
[资料] 分享Cadence XCELIUMMAIN_18.03.001 ...2 3 4 5 6..12	504472832 2018-4-16	11554969	winebibber 2025-6-22 19:15
[原创] 一站式芯片设计服务及主流晶圆厂流片代理服务+13862124271 ...2	plaza007 2024-4-19	10916	plaza007 2025-6-22 08:27
[求助] 运行DC 2012lab1时，报set_tlu_plus_files error,请教各位这个怎么解决？	mar 2020-12-18	32818	zhoutt 2025-6-22 00:06
[求助] Verdi中波形trace变化情况 - [悬赏 300 信元资产]	786797740 2025-6-16	3429	xiatianla 2025-6-20 20:15
[求助] ncprotect portview 加密后无端口	yanrenyi 2014-11-19	86667	wojffvgkb 2025-6-20 10:27
[资料] 《Vivado从此开始》电子书 ...2 3 4 5 6..10	shejidedao 2020-10-27	9427614	smalllf 2025-6-20 10:04
[资料] DDR一些名词解释及模式操作	xf2016 2025-6-19	3451	xf2016 2025-6-20 09:48
[求助] Vivado里面DDS ip核仿真相关问题	George_01 2025-6-19	1360	George_01 2025-6-19 21:26
[原创] 使用最少fpga资源实现JPEGXS编解码	guanzhzh 2025-6-19	0313	guanzhzh 2025-6-19 20:11
[资料] 网络是怎么连接的［书籍］	撒野 2024-12-9	7993	linggan2005 2025-6-19 17:27
[资料] vhdl verilog学习资料	feixuemeng 2024-11-26	81265	linggan2005 2025-6-19 17:26
[资料] PrimeTime 时序分析流程和方法	yex 2024-6-20	54331	ZhengQC 2025-6-19 17:25
[资料] 数字ic面试题目 ...2 3	jx2024upup 2023-2-9	225688	linggan2005 2025-6-19 17:25
[转贴] I2C设计 ...2	gmei1981 2024-11-28	101690	linggan2005 2025-6-19 17:16
[原创] delta-sigma verilog程序	tyler861021 2018-5-21	94771	yuxue_zheng 2025-6-19 15:02
[求助] dc综合使用dc_shell生成的网表有dw模块，使用dc_shell -topo生成的网表没有是为啥	851018986 2025-6-17	6416	日晨难再 2025-6-19 14:13
[原创] vcs仿真遇到的问题	atlandis 2015-12-4	43720	进击的阿姆 2025-6-19 10:28
[求助] DVE打不开	nullptr 2023-6-15	52385	jokeshe 2025-6-19 01:03
[原创] 《IEEE 1588v2.1-2019》 ...2	艾艾小阳 2021-9-28	114988	clslhy 2025-6-18 16:59
[原创] 用AI设计芯片到了什么水平？	xiatianla 2025-6-17	2638	鱼虾一整碗 2025-6-18 12:23
[原创] RDMA简介6之RoCE V2 连接管理	xidianuser 2025-6-13	1296	xidianuser 2025-6-18 11:45
[原创] sdfAnnotateInfo反标报告INTERCONNECT无法统计	dingdang0101 2025-6-16	1283	dingdang0101 2025-6-18 11:27
[求助] spyglass读取RTL代码时，对于设计中designware加密的iip如何处理？ ...2	CunjieSong 2020-10-27	1610388	shingang2001 2025-6-18 09:37
[求助] spyglass lint检查报错：关于三态门使能信号控制 ...2	Patrick0809 2024-9-24	193870	shingang2001 2025-6-18 09:33

1 234 5 6 7 8 9 10 ... 888 / 888 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

快速发帖

浏览过的版块

站长推荐 /1