EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 6 7 8 9 10 ... 888 / 888 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[其它] chisel的一些资料 ...2 3	quanqiutong 2020-1-4	2612985	ldd-1987 2025-6-18 09:21
[求助] tsmc N65库里面的crtmom的license key怎么查看？	调皮捣蛋 2023-2-25	82998	shuangwen 2025-6-17 22:35
[求助] .cshrc文件是干嘛的？ ...2 3	朱鹮2011 2015-8-3	2428095	naninina 2025-6-17 16:34
[求助] dc使用求助 ...2	shiluo9 2025-6-6	12702	shiluo9 2025-6-17 16:00
[求助] XA+VCS addr4仿真出现“Module or design unit `addr4' specified in ..."ERROR	zh17863817115 2024-7-2	2898	wx1999622 2025-6-17 11:18
[资料] Verilog数字VLSI设计教程 PDF+verilog源码 ...2 3 4 5 6..23	megaic 2016-4-22	22969732	skyzz80 2025-6-17 09:36
[原创] 写了个25g 以太网的fec rs(528,514) ...2	jennytanxx 2022-8-23	144318	chunbo_chen 2025-6-17 08:58
[原创] 高速数字设计	nuerhachidetian 2019-9-10	42400	tu_yjq123 2025-6-17 07:03
[求助] T$MC_28_MC2软件安装、使用教程救助	DuoDuo_L 2025-6-16	6468	DuoDuo_L 2025-6-16 19:45
[原创] cadence vipcat	里里欧欧 2025-6-16	0430	里里欧欧 2025-6-16 17:18
[求助] 请教vc spyglass中将时钟接0的SETUP_CLOCK_CONSTANT错误该如何添加约束	rickchueng 2025-6-12	1320	csr605 2025-6-16 15:19
[资料] TeleScan PE PCIE驱动调试工具	xie402050431 2025-4-30	2467	zhb9103 2025-6-16 07:02
[求助] 【诚心求助】研一数字新生，开题方向迷茫	Lizi_ 2025-6-12	9606	Lizi_ 2025-6-15 18:15
[转贴] New MentorKG EFA 13.6.15 - 2019, 2012, 2010, 2009, 2008 - Install all the Mentor products you need ...2 3 4 5 6..7	ricvadim 2020-3-8	6521031	carl_andrew 2025-6-15 15:22
[求助] 有偿求tsmc 5nm pdk的design compiler， icc配置	siriux 2024-10-7	41003	darkcorvus01 2025-6-14 21:31
[求助] DC 脚本检查方法 ...2	sukong123 2015-8-18	106900	Challensys 2025-6-14 11:24
[原创] Understanding the Basics and Beyond of SAR ADC ...2	loongik2010 2025-2-8	141162	zixin1hao 2025-6-14 10:47
[求助] 请问如何保证数模接口时许的正确性 ...2	flyskyseu 2024-12-27	141922	welco 2025-6-13 22:06
[求助] 有人用过Synopsys Embedit Integrator吗？ ...2 3	i_g 2020-7-2	2010653	naninina 2025-6-13 18:50
[求助] dc综合时，怎么设置才能不用synopsys自带的designware库	851018986 2025-6-12	7471	851018986 2025-6-13 17:38
[求助] 帮下载一个candence视频 ...2	cowant 2025-6-11	17584	cowant 2025-6-13 15:11
[原创] HAPS80简介及使用方法	VearneLiu 2022-11-10	45697	liuppeng 2025-6-13 15:00
[资料] DDR 里on the fly的一些解释	xf2016 2025-6-13	2334	xf2016 2025-6-13 14:48
[求助] sdf+netlist 后仿真 IOPATH的反标率低	Roy97 2024-9-7	51768	kobeeternity 2025-6-13 11:36
[原创] 最全Synopsys DC综合流程教程附DC综合脚本 ...2 3 4 5 6..10	1581689220 2020-2-26	9929441	Min_Johnson 2025-6-12 20:37
[求助] 帮忙下载几篇IEEE的paper	kk2009 2025-6-12	2312	kk2009 2025-6-12 17:28
[求助] vc formal cc check求助 - [悬赏 100 信元资产]	ypyp 2025-4-8	1476	ypyp 2025-6-12 10:28
[求助] latch borrow time在前端如何设置约束	dafeng5000 2025-6-12	0259	dafeng5000 2025-6-12 10:22
[求助] 模拟公司的数字工程师，你们的职业规划是怎样的 ...2 3	cs1998 2025-6-4	271492	蕾兹曼 2025-6-12 09:37
[求助] 问下关于formality的问题~~关于verify过程 ...2 3	lingqi0077 2010-10-14	2213709	Jason_Odysseus 2025-6-10 19:21
[求助] 深度讨论—tessent工具做ATPG以后进行后仿，定义的时钟始终为Z态，请教各位坛友如何解决	IC菜鸟无敌 2020-8-21	86177	badegg3 2025-6-10 16:33
[求助] 请教S家的D-PHY RX配置，为什么没办法进入STOP状态？	q1074213103 2025-6-10	0279	q1074213103 2025-6-10 11:33
[求助] 请问MIPI D-PHY 什么时候开始串转并，才能准确确认SOT所在的byte，再进行ERR判断？	q1074213103 2025-6-9	4371	q1074213103 2025-6-10 10:54
[求助] GF22FDX和GF12LPP前端面积折算	skysand 2025-6-10	0238	skysand 2025-6-10 10:17
[求助] 亚稳态探讨 ...2	纸鸢Ame 2025-2-14	131377	zmyking 2025-6-9 19:13

1 2 345 6 7 8 9 10 ... 888 / 888 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

快速发帖

浏览过的版块

站长推荐 /1