EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 3 4 567 8 9 10 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 各位路过的大神谁有学习vivado中microblaze的经验？	kynszbd1 2017-10-17	43272	fire_tree_us 2025-6-26 15:21
[原创] NVMe IP设计不采用XDMA的思路2	xidianuser 2025-6-26	0320	xidianuser 2025-6-26 13:51
[求助] Queatasim单独仿真ISE工程时，调用的原语PLL_ADV其时钟无法产生!!! - [悬赏 100 信元资产]	王林江 2025-6-25	0355	王林江 2025-6-25 22:48
[求助] VCS SIMON是啥？有遇到eda工具不认识多重mux的情况吗？	bravexplorer 2025-6-25	0315	bravexplorer 2025-6-25 20:32
[原创] NVMe IP设计不采用XDMA的思路1	xidianuser 2025-6-25	0317	xidianuser 2025-6-25 17:49
[原创] tessent工具做DFT扫描链插入，add_clocks只需要指定dft信号吗	IC菜鸟无敌 2020-5-15	34410	Gabriel_rose 2025-6-25 10:07
[原创] RDMA简介7之可靠传输	xidianuser 2025-6-13	3597	xidianuser 2025-6-24 13:36
[求助] 有没有可以抓PCIE TLP包的软件	geek86 2023-11-22	51652	zhb9103 2025-6-24 06:41
[求助] DFT 怎么用内部信号来做testMode	PYGH 2025-5-19	3422	yzsy2046 2025-6-23 17:15
[求助] dft后仿出现timingviolation的问题	dick1 2025-5-28	2508	yzsy2046 2025-6-23 17:12
[求助] CRFB 数字型 delta sigma 调制器存在低频噪声	hzwit 2025-6-23	0277	hzwit 2025-6-23 08:58
[原创] eda工具 docker 环境搭建：ubuntu22 使用 synopsys 23 系列工具	TYUTlfx 2025-6-9	41123	xqymain 2025-6-22 23:52
[资料] 分享Cadence XCELIUMMAIN_18.03.001 ...2 3 4 5 6..12	504472832 2018-4-16	11555635	winebibber 2025-6-22 19:15
[求助] 运行DC 2012lab1时，报set_tlu_plus_files error,请教各位这个怎么解决？	mar 2020-12-18	32918	zhoutt 2025-6-22 00:06
[求助] Verdi中波形trace变化情况 - [悬赏 300 信元资产]	786797740 2025-6-16	3512	xiatianla 2025-6-20 20:15
[求助] ncprotect portview 加密后无端口	yanrenyi 2014-11-19	86790	wojffvgkb 2025-6-20 10:27
[资料] 《Vivado从此开始》电子书 ...2 3 4 5 6..10	shejidedao 2020-10-27	9428416	smalllf 2025-6-20 10:04
[资料] DDR一些名词解释及模式操作	xf2016 2025-6-19	3553	xf2016 2025-6-20 09:48
[求助] Vivado里面DDS ip核仿真相关问题	George_01 2025-6-19	1451	George_01 2025-6-19 21:26
[原创] 使用最少fpga资源实现JPEGXS编解码	guanzhzh 2025-6-19	0387	guanzhzh 2025-6-19 20:11
[资料] 网络是怎么连接的［书籍］	撒野 2024-12-9	71056	linggan2005 2025-6-19 17:27
[资料] vhdl verilog学习资料	feixuemeng 2024-11-26	81339	linggan2005 2025-6-19 17:26
[资料] PrimeTime 时序分析流程和方法	yex 2024-6-20	54620	ZhengQC 2025-6-19 17:25
[资料] 数字ic面试题目 ...2 3	jx2024upup 2023-2-9	225968	linggan2005 2025-6-19 17:25
[求助] dc综合使用dc_shell生成的网表有dw模块，使用dc_shell -topo生成的网表没有是为啥	851018986 2025-6-17	6473	日晨难再 2025-6-19 14:13
[原创] vcs仿真遇到的问题	atlandis 2015-12-4	43825	进击的阿姆 2025-6-19 10:28
[求助] DVE打不开	nullptr 2023-6-15	52461	jokeshe 2025-6-19 01:03
[原创] 《IEEE 1588v2.1-2019》 ...2	艾艾小阳 2021-9-28	115139	clslhy 2025-6-18 16:59
[原创] 用AI设计芯片到了什么水平？	xiatianla 2025-6-17	2745	鱼虾一整碗 2025-6-18 12:23
[原创] RDMA简介6之RoCE V2 连接管理	xidianuser 2025-6-13	1375	xidianuser 2025-6-18 11:45
[原创] sdfAnnotateInfo反标报告INTERCONNECT无法统计	dingdang0101 2025-6-16	1319	dingdang0101 2025-6-18 11:27
[求助] spyglass读取RTL代码时，对于设计中designware加密的iip如何处理？ ...2	CunjieSong 2020-10-27	1610655	shingang2001 2025-6-18 09:37
[求助] spyglass lint检查报错：关于三态门使能信号控制 ...2	Patrick0809 2024-9-24	194076	shingang2001 2025-6-18 09:33
[其它] chisel的一些资料 ...2 3	quanqiutong 2020-1-4	2613384	ldd-1987 2025-6-18 09:21
[求助] tsmc N65库里面的crtmom的license key怎么查看？	调皮捣蛋 2023-2-25	83133	shuangwen 2025-6-17 22:35

1 2 3 4 567 8 9 10 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

快速发帖

浏览过的版块

站长推荐 /1