EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

123 4 5 6 7 8 9 10 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请教关于SPI的问题 ...2	TomPaul 2011-3-2	188213	hasea 2025-7-29 09:57
[资料] 全套EDA虚拟机 ...2 3	燕南飞 2019-11-2	2912954	nurel 2025-7-29 06:14
[求助] axi中outstanding的值应该依据什么来设置值 ...2	caren 2020-8-3	1515288	Lvxf 2025-7-28 22:23
[原创] 写了个25g 以太网的fec rs(528,514) ...2	jennytanxx 2022-8-23	154482	PIG_zhu 2025-7-28 21:42
[原创] NVMe高速传输之摆脱XDMA设计17：队列管理模块设计（下）	xianuser 2025-7-28	0179	xianuser 2025-7-28 20:25
[讨论] vivado综合的资源使用量特别小	scutlee 2024-7-2	91781	pengzhang 2025-7-28 12:05
[原创] QUARTUS PRO 24.3 [WIN] ...2	thieulam 2024-12-27	182951	一世长安 2025-7-28 11:46
[求助] Gvim如何输入中文	时间在走人在变 2025-7-25	1257	flyger 2025-7-28 10:23
[求助] 求一份Spyglass CDC rule reference Guide。万分感谢 ...2 3	入迷 2022-8-19	299375	魏凯 2025-7-28 10:18
[资料] Verilog高级数字系统设计技术与实例分析_（美）Kishore Mishra著_北京：电子工业出版社_2018.0... ...2	魏凯 2022-9-1	133279	魏凯 2025-7-28 10:17
[求助] 求助大佬们，反相器delay问题	alldying 2025-7-27	0302	alldying 2025-7-27 22:42
Quartusii8.1 和 ISE10.1自带的 IP Core破解方法 ...2 3 4 5 6..8	iamlaomeng 2009-7-2	7337426	qiao982 2025-7-27 22:41
[原创] Understanding the Basics and Beyond of SAR ADC ...2	loongik2010 2025-2-8	181440	li_8131_cn 2025-7-27 21:44
[原创] NVMe高速传输之摆脱XDMA设计16：队列管理模块设计（上）	xianuser 2025-7-27	0187	xianuser 2025-7-27 17:32
VerilogHDL实用教程	mafia 2008-6-4	12121	ileecy 2025-7-27 10:54
[求助] 谁有IEEE802.15.4z的标准 - [已解决] ...2	kk2009 2021-10-12	114948	zzabc 2025-7-26 22:06
[原创] NVMe高速传输之摆脱XDMA设计15：NVMe控制器设计	xianuser 2025-7-26	0178	xianuser 2025-7-26 16:32
[求助] 关于综合时max_transition time的问题 ...2	willwillwill 2010-3-8	189776	jinyl123 2025-7-25 16:07
[求助] Gvim个别命令失效	时间在走人在变 2025-7-24	1246	flyger 2025-7-25 11:33
[原创] Verilog高级数字系统设计技术与实例分析 ...2 3	Emmet_73 2022-10-13	214714	JiayouTinger 2025-7-25 10:52
[求助] dc综合icg如何创建path_group	y1226288791 2025-7-21	5346	Bealan 2025-7-24 16:32
[原创] pcie扫盲贴 ...2 3 4 5 6..9	shiyinjita 2014-4-10	8452527	ahuhemin 2025-7-24 16:26
[求助] verilog/systemverilog混合编译	独孤败天999 2023-6-30	82404	polarious 2025-7-24 13:31
[原创] SoC中的IO模块设计 pinpad design in soc ...2 3	sandyhan 2014-3-19	2814162	yeap 2025-7-24 10:41
[求助] Dc综合各种warning截图，求助 ...2 3	petrel87 2016-5-30	2115265	尐翟 2025-7-23 19:33
[转贴] I2C设计 ...2	gmei1981 2024-11-28	111893	ziven 2025-7-23 17:36
[求助] SPI的参数SSI_ENH_CLK_RATIO有什么作用	zhaoyujie 2025-7-21	5330	zhaoyujie 2025-7-23 17:11
[求助] 大家看看这么写时钟约束有没有问题	唐三彩骆驼 2025-7-22	3306	wenzheng1998 2025-7-23 16:31
[原创] RDMA简介8之AXI分析	xidianuser 2025-6-24	1574	llwdahai 2025-7-23 16:29
[原创] RDMA over RoCE V2设计2：设计构思	xidianuser 2025-7-15	1308	xidianuser 2025-7-23 12:00
[求助] Verdi 遇到 undefined module 问题 - [悬赏 700 信元资产] ...2 3	jumpyoung 2024-11-22	222870	Lenv123 2025-7-23 08:33
[原创] delta-sigma verilog程序 ...2	tyler861021 2018-5-21	115091	andersondon 2025-7-22 18:36
[求助] CDC工作量评估 ...2	stancao 2018-1-21	159338	manish12 2025-7-22 18:27
[求助] CDC 异步检查问题	wls501 2013-7-1	77931	manish12 2025-7-22 18:26
[求助] LPDDR5X速率和频比的问题 - [悬赏 10 信元资产]	briantmali 2025-7-14	8351	briantmali 2025-7-22 11:11

123 4 5 6 7 8 9 10 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

快速发帖

浏览过的版块

站长推荐 /1