EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 16 17 18 192021 22 23 24 ... 888 / 888 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Emacs verilog AUTOINST & parameter问题	sukong123 2016-1-6	23615	cp1995 2024-12-31 15:23
[求助] PCIE DMA原理 - [悬赏 100 信元资产]	buzhou2006 2020-4-7	86467	henry101422 2024-12-31 11:38
[求助] FPGA验证（pipe）pcie	lujigua 2014-10-16	63016	henry101422 2024-12-31 11:25
[求助] 在verilog task 中加入延时输出后波形错误	sktwo 2024-11-20	2469	Patrick0809 2024-12-31 11:19
关于NAND FLASH 控制接口问题的疑问。 ...2	740625 2004-6-4	179626	leon_strive 2024-12-29 17:01
[原创] 使用DE2-115简单实现CortexM0_DesignStart并Keil调试成功 ...2 3 4 5	Pasingen 2021-7-12	4213768	aaasmart 2024-12-28 18:28
[求助] 16nm数字逻辑综合后最高能运行多少速率？	li859831360 2024-12-27	2537	li859831360 2024-12-28 16:26
[求助] DC综合对SRAM端口的约束问题	2020040401006 2024-12-27	0382	2020040401006 2024-12-27 16:26
[求助] 形式验证-Formality	时间在走人在变 2024-9-26	51039	2596784844 2024-12-27 10:53
Modelsim5.6e的仿真库文件怎么生成，我搞了好几天都没弄出来，救命啊！ ...2	hs157 2003-9-4	118709	cyberwillis 2024-12-26 20:53
[求助] 有人愿意租借solvnet账号2天给我学习吗？有偿求助	海绵宝宝玩电脑 2024-12-26	1651	chuchuang 2024-12-26 14:55
[求助] 大家知道怎么使用spyglass报出特定的两个时钟之间的全部路径吗	独孤败天999 2021-2-26	11778	小兔子宝宝哒 2024-12-26 14:32
[求助] modelsim添加的文件无法编译	chris3_chen 2024-12-23	21014	chris3_chen 2024-12-26 11:59
[讨论] set_multicycle_path会不会存在亚稳态问题？？ ...2 3	Anturze 2024-12-23	201918	Challensys 2024-12-26 11:23
[求助] DC综合时插入门控时钟需不需要制定具体是哪个时钟啊	ZHZIC 2020-10-20	93902	cp1995 2024-12-26 09:54
[求助] XILINX 的USB IP 有谁用过吗？是不是要付费的啊？ ...2	hongyijia13 2014-1-12	1715851	gdutchen 2024-12-25 15:38
[原创] arm-cortex-a78 架构	NeverLazyThu 2022-4-10	73846	yang0694 2024-12-25 09:40
[转贴] 时钟切换电路	peter861021 2019-7-14	27306	Min_Johnson 2024-12-25 09:35
[求助] ARM-SOCRATES 中Nic400配置的问题 - [悬赏 500 信元资产]	Liang_Xiaoqian 2024-1-30	53013	IC.Michael 2024-12-24 20:25
[求助] 镁光LPDDR5的register model后门写访问如何实现？	张江IC侠 2023-3-15	22296	Surmullet 2024-12-24 16:57
[求助] 请教PTPX的使用问题 ...2	zhaokang233 2013-1-6	1711038	kevon_kk 2024-12-23 17:39
[资料] ic前端几本经典书籍（经典中的经典）分享 ...2 3 4 5 6..15	329879762 2019-1-7	14554298	chiphomer 2024-12-23 15:23
[原创] ARM架构参考手册ARM V9 ...2	NeverLazyThu 2022-4-10	135078	zhou19891227 2024-12-23 09:30
[原创] 从D触发器的逻辑结构说明建立时间和保持时间精华1 ...2 3 4 5 6	挂在天边的鱼 2011-9-28	5644870	skahill 2024-12-22 11:38
[求助] 求助FP16乘法器设计问题	烈烈风中 2024-7-23	61655	lyleshao 2024-12-22 03:23
[求助] Xilinx的DDS IP核的RTL代码，一般从哪可以得到？ ...2	helimpopo 2024-11-13	111242	helimpopo 2024-12-20 20:41
[求助] 关于12nm工艺下的1R1W SRAM选择	sunbox98 2024-8-4	51887	sunbox98 2024-12-20 18:56
[求助] 为什么PR后的时序会好于DC后？	LQY2000 2024-12-18	81286	LQY2000 2024-12-20 17:18
[求助] 除了mcdf，还有什么项目适合入门uvm验证	tenandseven 2023-3-20	32372	jiangnaner 2024-12-20 16:49
[转贴] 定点数与截位	gmei1981 2024-12-19	21124	gmei1981 2024-12-20 13:53
[求助] 综合的log里面显示时序违例优化到0了，但是report_timing还会报出-2ns的违例路径	2441697316 2024-12-20	0669	2441697316 2024-12-20 11:20
[求助] tetramax出patten之压缩逻辑 ...2 3	jinfeier 2024-12-17	252066	2596784844 2024-12-20 10:41
[其它] 南京芯博瑞电子科技有限公司，有所有进口的全品牌与全系列，价格合适，欢迎咨询	芯博瑞小管 2024-12-16	4748	芯博瑞小管 2024-12-20 08:58
[求助] DC逻辑综合时候怎么保留hierarchy，不让工具给flatten了 ...2	east1203 2019-5-6	119767	SYSCLK_ERIC 2024-12-19 17:33
[求助] vcs DVE中如何显示fsm的状态值	yinsongzhu 2011-3-16	54752	renlai疯 2024-12-19 16:00

1 ... 16 17 18 192021 22 23 24 ... 888 / 888 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

快速发帖

浏览过的版块

站长推荐 /1