EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 18 19 20 212223 24 25 26 ... 888 / 888 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] diamond 破解工具	tian10 2024-2-21	31501	hvpower 2024-12-11 20:12
[求助] 急求，Formality吃了svf后的unmatch问题 ...2	zaqi 2020-12-2	128793	nsun999 2024-12-11 15:16
[求助] 关于状态机编码	bob_haohao 2013-9-27	22609	shadoww 2024-12-11 11:33
[求助] FPGA原型等效mcu，rcc时钟分频如何等效？	john.jiang 2024-12-10	3533	hxy2018 2024-12-11 11:24
[讨论] 如何将【时序图】转化为【硬件描述语言代码】	KevinIC 2011-10-22	24371	jinfeier 2024-12-11 09:34
[原创] Xilinx FPGA的DRAM controller 转换成DFI接口协议，有官方的转换design吗	levan000 2024-12-9	2538	levan000 2024-12-10 22:21
[讨论] DC综合卡在这里了	scutlee 2024-12-5	5763	daviehj 2024-12-10 17:54
[讨论] Verilog入门书籍推荐	user0418 2024-12-7	4849	夏尔 2024-12-10 09:03
[求助] 上升沿检测和下降沿检测怎么看	mimmimhu 2024-12-6	11112	CHN_LJF 2024-12-9 11:39
[原创] NotePad++ verilog 编辑增强版插件 ...2 3 4	lich6612 2016-10-7	3621693	ayamitek 2024-12-9 08:40
[资料] Cortex M0 + USB2.0 IP SOC设计例程	dodoee 2024-5-17	71672	skyze 2024-12-8 10:31
[求助] Formality读入implement ddc时指定top问题	JekinBrown 2024-12-6	0571	JekinBrown 2024-12-6 23:06
[讨论] verdi shift+L	scutlee 2024-11-27	4668	夜微寒 2024-12-6 17:25
[转贴] 综合后的congestion分析演示	nirvana_pear 2023-9-22	22358	nirvana_pear 2024-12-6 15:51
设计文档模板 ...2	jackzhang 2003-10-20	1614638	tianzeli 2024-12-6 14:49
[求助] VCS中编译Altera库	tangxij 2012-5-24	86079	zxyglx 2024-12-6 13:59
[原创] ptpx.pdf 2017 user guide	zhang861616 2021-7-10	83597	sshapy_1314 2024-12-5 16:40
How To Optimize For Area AND Timing ...2 3	wjccentury 2009-3-21	248402	sugus86 2024-12-5 15:14
[求助] 求Ceva NeuPro系列NPU，芯原VIP9000 NPU	WLZY 2024-11-2	2679	eerubbishtop 2024-12-5 10:05
[原创] Xilinx千兆以太网IP使用问题讨论	790922706 2021-3-27	33360	xingjh18 2024-12-5 09:09
[求助] 关于synopsys vcs 2016运行报错“No context available” ...2 3	lvguang 2018-5-26	2215718	可可的小熊 2024-12-4 14:21
[求助] Artisan .18 SRAM Generator 生成gds文件失败，input_value: truncated object	fgkdf 2024-12-2	1533	fgkdf 2024-12-4 14:09
[求助] UPF中的isolation_signal和set_isolation_control	2441697316 2024-12-3	1612	2596784844 2024-12-3 19:56
[转贴] UART串口设计	gmei1981 2024-12-2	1806	ic886 2024-12-3 16:20
[求助] FIR滤波器设计问题	hamiltonwjq 2024-12-3	1576	liuguangxi 2024-12-3 14:07
[求助] 请问ic设计需要什么样的python水平呢？	独·行 2024-12-2	3668	liuguangxi 2024-12-3 10:34
[原创] FIR滤波器设计	wll_123_hi 2018-12-27	43541	hamiltonwjq 2024-12-3 00:56
[求助] 第一次发帖，想问一下绿皮书第三版中的一句话	Apologize2U 2024-12-2	0404	Apologize2U 2024-12-2 16:53
[讨论] 美国大选结果对我国芯片产业发展的影响和建议	芯电图 2024-12-1	0638	芯电图 2024-12-1 19:34
[求助] Tetramax中spf疑问	jinfeier 2024-11-18	4577	sumit_enggr 2024-12-1 12:02
[求助] spyglass 的STARC05-2.11.3.1问题 - [悬赏 5 信元资产]	小兔子宝宝哒 2023-7-25	42796	小兔子宝宝哒 2024-11-29 15:07
[原创] verdi 断言	popkok 2024-1-19	32203	lanzhou923 2024-11-29 11:36
[求助] irun仿真停住了 - [悬赏 20 信元资产]	KFENG 2024-11-27	4767	潇洒的蛋壳Chris 2024-11-29 09:30
[资料] 数字IC/FPGA设计入门套餐（Verilog/Modelsim/VCS/Verdi/FPGA）	asic_service 2023-3-6	21972	froggy21 2024-11-28 21:49
[求助] 新版本verdi find string框怎么恢复	MirrorL 2024-8-5	1694	newfar966 2024-11-28 14:13

1 ... 18 19 20 212223 24 25 26 ... 888 / 888 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 32

快速发帖

浏览过的版块

站长推荐 /1