EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 33

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 15 16 17 181920 21 22 23 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[资料] 数字IC前端/FPGA设计_技术交流总结 ...2	asic_service 2020-11-27	115649	casejob 2024-11-17 00:14
[求助] 通过FPGA使用AD/DA模块处理数字信号的问题	lkycamel 2021-11-2	52306	casejob 2024-11-17 00:13
[求助] FPGA 软件无线电 FM FSK 数字下变频	汉白雪玉 2016-4-6	63009	casejob 2024-11-16 23:45
初学FPGA数字信号处理用哪本书啊？ ...2	dhz003 2009-4-30	185132	casejob 2024-11-16 22:10
[求助] Altera cycloneIII FPGA中自带锁相环是数字锁相环吗？	wjfblack 2010-1-12	54000	casejob 2024-11-16 22:07
[求助] FPGA实现可变带宽数字滤波器	wangbo19852008 2014-9-15	83850	casejob 2024-11-16 21:04
[求助] 基于FPGA中8051IP内核的数字电子钟的设计	易常居士 2015-5-11	42632	casejob 2024-11-16 21:03
数字IC/FPGA培训	paperfly 2008-9-13	84517	casejob 2024-11-16 20:41
[原创] 《FPGA数字电子系统设计与开发实例导航》刘韬 ...2 3 4 5 6..8	liuliming808 2015-5-17	7322356	casejob 2024-11-16 19:42
[资料] 《FPGA_数字电子系统设计与开发实例导航》	zxopenwgb 2016-9-19	94190	casejob 2024-11-16 17:00
[求助] Verilog 模块复用求助	wjdb3 2024-11-13	5678	kk316 2024-11-16 00:38
[资料] 搜集的UPF资料	147107186s 2023-7-25	31508	hxy2018 2024-11-15 18:11
[求助] RTL 代码加扰，工具与思路？ ...2	wuzl423 2019-11-11	1718151	RS9110 2024-11-15 16:25
[原创] 不可忽视的verilog零延迟	jackiexiuyi 2018-3-15	76354	charleszh 2024-11-15 11:16
[资料] python硬件设计库MyHDL ...2 3 4 5 6..18	iNostory 2017-12-7	17660748	吕归尘 2024-11-14 18:17
[资料] Cortex M0 IP （完整 Verilog Code）	dodoee 2024-9-3	11750	Scriabing 2024-11-14 15:22
[求助] spyglass的sdc问题	ilmkduse 2024-11-4	4799	ilmkduse 2024-11-14 14:54
[原创] 数字典型电路知识结构地图，请大家参考，也希望积极补充！精华3 ...2 3 4 5 6..30	rosshardware 2018-9-4	297135952	Nouins 2024-11-14 13:43
[解决] 项目外包：用FPGA实现DP接口转eDP接口 ...2	fzfh1219 2020-5-25	169056	yuzhouyouling 2024-11-14 11:16
[转贴] 怎样预测FPGA开发板用到的逻辑单元的数目	michaelwangwin 2024-11-14	1382	菜鸟要飞 2024-11-14 10:02
[解决] RedHat rhel 6.7 firefox 启动不了。报错: /usr/lib64/libxul.so: undefined symbol: PL_SizeOfArenaPoolExcludingPool	zjmcc 2020-4-30	96814	purist 2024-11-14 09:50
[求助] 请教一下XILINX 官方网站提供的ZYNQ zc702_Schematic 原理图用什么软件打开啊 ...2	chenpenghjh3 2013-7-30	1413039	sensorsky 2024-11-13 20:16
[求助] synopsys里面的时钟约束怎么设置？	orientview 2024-11-13	0308	orientview 2024-11-13 18:38
[求助] 用VCS仿真xilinx mig的example design 出错	古镜子 2016-7-29	54875	xxaw 2024-11-13 17:35
[讨论] max_capacitiance violation	scutlee 2024-11-13	1394	Quinn714 2024-11-13 16:12
[资料] hdmi时序理解	羽无芯 2021-1-19	06336	羽无芯 2024-11-13 15:36
[讨论] TL和TSL有什么区别？？	scutlee 2024-11-13	0322	scutlee 2024-11-13 11:19
[讨论] FPGA综合用的资源特别少怎么办	scutlee 2024-11-7	3564	2596784844 2024-11-13 10:13
[讨论] 啥是out external delay	scutlee 2024-11-11	4614	IcerVictor 2024-11-13 09:27
[讨论] 组合逻辑和时序逻辑	scutlee 2024-11-12	0368	scutlee 2024-11-12 15:38
[求助] snapshot does not exit问题 - [悬赏 10 信元资产]	janexuechan 2024-7-9	3927	午夜小河A 2024-11-12 13:38
[转贴] FPGA综合用的资源特别少怎么办	dzq312 2024-11-12	0380	dzq312 2024-11-12 13:06
[求助] 求助Ubuntu 22.04 中 VCS 2018.09-SP2遇到undefined reference to `pthread_yield\'的错误 - [悬赏 60 信元资产] ...2 3	中文行吗 2022-5-23	278814	CanBck 2024-11-12 10:24
[求助] deltasigma数字滤波器设计	kingdomzhen 2024-11-11	8903	kingdomzhen 2024-11-12 10:20
[活动] 国产FPGA大家倾向使用哪家产品	574920045 2024-10-17	51419	574920045 2024-11-11 15:04

1 ... 15 16 17 181920 21 22 23 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 33

快速发帖

浏览过的版块