EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 12 13 14 151617 18 19 20 ... 888 / 888 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] vivado 生成bit，ila加载不出来 - [悬赏 200 信元资产]	TUJzzz 2023-12-13	29068	huanglc_IC 2025-2-13 09:53
[求助] ubuntu20.04中的verdi的vdCov无法正常使用 ...2 3	mrpp 2023-11-24	225033	tinyoking 2025-2-13 09:13
[原创] 高性能NVMe IP：支持PCIe4.0的NOPHAE PCIE4.0 加速引擎	xianuser 2025-2-12	0474	xianuser 2025-2-12 08:25
[原创] NVMe 1.3d host IP ...2 3 4 5 6..8	xianuser 2020-5-5	7428711	xianuser 2025-2-12 08:12
[求助] dw axi dma疑问	lindahnu 2025-2-8	2517	lindahnu 2025-2-11 18:09
[求助] 有关set_max_delay的疑问，请指教	geff 2021-8-5	63343	cyannn 2025-2-11 14:30
[求助] 刷HDLbits遇到一个问题	czhhzc 2025-2-11	5612	czhhzc 2025-2-11 11:26
[求助] 跨时钟域传输求助	纸鸢Ame 2025-2-10	2534	jake 2025-2-11 09:37
[求助] 快时钟域的信号能直接在它分频的慢时钟的时钟域使用吗	sktwo 2025-2-10	2463	hxy2018 2025-2-10 21:53
[求助] SD HOST发送给device的clk和data，怎么确保满足device的建立保持时间？	wyl22040507 2025-2-10	0375	wyl22040507 2025-2-10 10:58
[求助] 哪位了解静态时序分析TimeCraft软件，另有重谢 - [悬赏 10 信元资产]	jackygu 2025-2-10	0456	jackygu 2025-2-10 10:13
[资料] VCS_LAB ...2	燕南飞 2019-10-8	156742	wolver 2025-2-9 17:00
[原创] 通信IC设计(上册)_李庆华 ...2	songsong001 2021-5-11	165441	ericchen228 2025-2-9 14:52
[求助] 数模混合芯片IO连接的工具	xbuilder 2025-1-7	6880	xbuilder 2025-2-9 01:20
[原创] FPGA新手必用，Verilog HDL编程学习网站推荐 —— HDLBits	望森FPGA 2024-9-24	21896	czhhzc 2025-2-8 21:28
[原创] Arty A7 XADC Demo	007无敌 2025-2-8	0323	007无敌 2025-2-8 15:59
[资料] 模拟电路画图visio元器件库 ...2 3 4	linghan2333 2021-5-17	3110560	chenjj1999 2025-2-8 15:54
[求助] DDR3 Read Leveling ...2 3 4	linghuqiubai 2014-10-22	3630852	huanglc_IC 2025-2-8 15:53
[原创] arty-a7 100T开发板 XADC使用问题	007无敌 2025-2-8	0351	007无敌 2025-2-8 15:48
[资料] 《手把手教你设计CPU——RISC_V处理器篇》_胡振波 ...2 3 4 5 6..7	dragon神 2021-3-18	6617508	moe2977 2025-2-8 11:39
[资料] vim各种版本中文参考手册	撒野 2025-1-20	8918	zhzhi063 2025-2-7 17:22
[讨论] 状态机经过modelsim仿真后RTL仿真没问题，可是gate level输出X状态	江南炊烟 2012-10-23	32951	cyberwillis 2025-2-7 08:28
[原创] 逻辑综合重点解析（Design Compiler篇） ...2 3 4 5	iNostory 2019-2-2	4032969	cyberwillis 2025-2-7 08:25
[原创] LINUX系统基本操作指令集锦	ITdama 2019-8-7	96513	wc_thu 2025-2-6 17:21
[求助] 可不可以将一个edif型文件和一个.V文件一起综合？ ...2	zpc987 2010-12-22	156813	murphy522 2025-2-6 15:40
[求助] vivado连接板卡导致板卡aurora断链 - [悬赏 2000 信元资产]	TUJzzz 2025-2-6	1569	TUJzzz 2025-2-6 15:01
[求助] 如何debug spf是否正确	yuanpin318 2025-1-31	4626	yuanpin318 2025-2-6 09:43
[资料] 分享伯克利UC berkely EE140 EE240 EE214的课件 ...2 3 4	maosheng007 2019-12-21	3516580	tu_yjq123 2025-2-6 08:47
[求助] AES128 解密中的逆密钥扩展	霍无醉 2025-1-30	9849	霍无醉 2025-2-5 23:03
[求助] 静态时序检查函数$skew的输入Limit在不同仿真平台有何限制要求	zhangyu_sh 2024-4-2	41085	Jojen 2025-2-5 17:04
[原创] cadence画版图时出现pcell eval failed问题	Aerith 2022-9-27	65345	LQ20160828 2025-2-3 22:49
[原创] ngc文件和edif文件有哪些区别？	christine1225 2015-3-27	24783	zhb9103 2025-1-31 19:41
[求助] DC如何导出edif文件？	trumen 2016-5-15	11942	zhb9103 2025-1-31 19:31
[求助] 后仿真反标SDF问题 - [悬赏 100 信元资产] ...2	亭ting 2019-10-21	2014144	zhb9103 2025-1-31 18:22
[求助] DC综合后。跑gate-level仿真hold time的问题	matlinsas 2014-4-12	22764	zhb9103 2025-1-31 17:00

1 ... 12 13 14 151617 18 19 20 ... 888 / 888 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 33

快速发帖

浏览过的版块

站长推荐 /1