EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 14 15 16 171819 20 21 22 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] AXI防死锁机制中SAS和SS的区别？	hualiu 2025-2-16	1572	dqwuf2008 2025-2-18 10:33
[求助] 基于upf的低功耗，psw输出电源是否要拉到模块port?	kvink1n 2025-2-17	0421	kvink1n 2025-2-17 11:03
[资料] 《systemverilog assertions and functional coverage》	撒野 2024-12-15	3762	bruce2246 2025-2-16 12:35
[求助] 关于VCD波形dump的问题	JekinBrown 2024-11-22	1760	JekinBrown 2025-2-15 20:26
[求助] vivado中RTL仿真正确但是在virtuoso中前仿真不正确	周三天气不错 2025-2-15	0363	周三天气不错 2025-2-15 19:39
[求助] vivado更新block design，create HDL Wrapper一直没有更改后的端口	feifan1996 2020-11-4	26008	maozheng110 2025-2-15 11:28
[求助] dc如何实现verilog、vhdl混合综合？	吕归尘 2025-2-14	2644	puxiancheng 2025-2-14 16:57
[求助] 关于vivado中时钟ip核的使用问题	yangtao417 2025-2-13	3655	liuguangxi 2025-2-14 16:33
[转贴] 跨时钟域处理--最终详尽版【转载加收藏】 ...2 3 4 5	王钰 2020-12-18	4921951	Mentionsss 2025-2-13 19:55
[求助] FPGA计算核与查表匹配问题	HardLife 2025-2-11	3644	murphy522 2025-2-13 16:23
[求助] SPYGLASS如何打开Speadsheet Viewer?	LHT_HUNTER 2025-2-13	0368	LHT_HUNTER 2025-2-13 16:08
[求助] 请教一下spyglass的spreadsheet怎么打开？	melinda_li 2022-3-4	21552	LHT_HUNTER 2025-2-13 15:58
[求助] ADC DDR时序约束问题源同步约束 ...2	kimdow 2016-11-6	129596	hawksuc 2025-2-13 11:54
[求助] 请教一个tcl转译语法的问题	huanglc_IC 2025-2-12	6545	Challensys 2025-2-13 10:59
[求助] vivado 生成bit，ila加载不出来 - [悬赏 200 信元资产]	TUJzzz 2023-12-13	29526	huanglc_IC 2025-2-13 09:53
[求助] ubuntu20.04中的verdi的vdCov无法正常使用 ...2 3	mrpp 2023-11-24	225340	tinyoking 2025-2-13 09:13
[原创] 高性能NVMe IP：支持PCIe4.0的NOPHAE PCIE4.0 加速引擎	xianuser 2025-2-12	0516	xianuser 2025-2-12 08:25
[原创] NVMe 1.3d host IP ...2 3 4 5 6..8	xianuser 2020-5-5	7429330	xianuser 2025-2-12 08:12
[求助] dw axi dma疑问	lindahnu 2025-2-8	2567	lindahnu 2025-2-11 18:09
[求助] 有关set_max_delay的疑问，请指教	geff 2021-8-5	63447	cyannn 2025-2-11 14:30
[求助] 刷HDLbits遇到一个问题	czhhzc 2025-2-11	5651	czhhzc 2025-2-11 11:26
[求助] 跨时钟域传输求助	纸鸢Ame 2025-2-10	2564	jake 2025-2-11 09:37
[求助] 快时钟域的信号能直接在它分频的慢时钟的时钟域使用吗	sktwo 2025-2-10	2515	hxy2018 2025-2-10 21:53
[求助] SD HOST发送给device的clk和data，怎么确保满足device的建立保持时间？	wyl22040507 2025-2-10	0414	wyl22040507 2025-2-10 10:58
[求助] 哪位了解静态时序分析TimeCraft软件，另有重谢 - [悬赏 10 信元资产]	jackygu 2025-2-10	0504	jackygu 2025-2-10 10:13
[资料] VCS_LAB ...2	燕南飞 2019-10-8	156914	wolver 2025-2-9 17:00
[原创] 通信IC设计(上册)_李庆华 ...2	songsong001 2021-5-11	165609	ericchen228 2025-2-9 14:52
[求助] 数模混合芯片IO连接的工具	xbuilder 2025-1-7	6940	xbuilder 2025-2-9 01:20
[原创] FPGA新手必用，Verilog HDL编程学习网站推荐 —— HDLBits	望森FPGA 2024-9-24	22029	czhhzc 2025-2-8 21:28
[原创] Arty A7 XADC Demo	007无敌 2025-2-8	0362	007无敌 2025-2-8 15:59
[资料] 模拟电路画图visio元器件库 ...2 3 4	linghan2333 2021-5-17	3110813	chenjj1999 2025-2-8 15:54
[求助] DDR3 Read Leveling ...2 3 4	linghuqiubai 2014-10-22	3631230	huanglc_IC 2025-2-8 15:53
[原创] arty-a7 100T开发板 XADC使用问题	007无敌 2025-2-8	0391	007无敌 2025-2-8 15:48
[资料] 《手把手教你设计CPU——RISC_V处理器篇》_胡振波 ...2 3 4 5 6..7	dragon神 2021-3-18	6617909	moe2977 2025-2-8 11:39
[资料] vim各种版本中文参考手册	撒野 2025-1-20	8985	zhzhi063 2025-2-7 17:22

1 ... 14 15 16 171819 20 21 22 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

快速发帖

浏览过的版块

站长推荐 /1