在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: linghuqiubai

[求助] DDR3 Read Leveling

[复制链接]
发表于 2018-7-27 15:59:00 | 显示全部楼层
学习了
发表于 2018-8-6 18:24:12 | 显示全部楼层
DDR3 ????
发表于 2019-1-23 10:26:06 | 显示全部楼层
回复 1# linghuqiubai


    两种做法,应该都可以做到。就看芯片内部怎么实现的吧?

另外,为什么是调整DQS,而不是调整DQ group或者单个dq一次调呢?
发表于 2019-1-23 23:20:59 | 显示全部楼层
“Read training” collectively refers to gate training and read data eye training.
The goal of gate training is to locate the setting at which the initial read DQS rising edge aligns with the rising edge of the
read DQS gate.
发表于 2021-9-8 11:57:02 | 显示全部楼层
学习了
发表于 2024-8-2 00:24:22 | 显示全部楼层
都是大神,学习了
发表于 2025-2-8 15:53:56 | 显示全部楼层


   
justfigo 发表于 2016-6-29 09:21
回复 23# linghuqiubai


所以后续还要进行write leveling, MIG手册提及了这一点。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-24 19:19 , Processed in 0.071687 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表