设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范

1 ... 3 4 5 6 789 10 11 12 ... 28 / 28 页下一页

返回列表发新帖

楼主: armingnet

海思的verilog代码规范

发表于 2009-11-18 22:29:00 | 显示全部楼层

thanks~~

回复支持反对

发表于 2009-11-19 16:12:17 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2009-11-22 15:17:12 | 显示全部楼层

好贴，支持！

回复支持反对

发表于 2009-11-22 21:29:57 | 显示全部楼层

谢谢了

回复支持反对

发表于 2009-11-22 22:37:49 | 显示全部楼层

还有这一成关系啊

回复支持反对

发表于 2009-11-22 23:34:25 | 显示全部楼层

3xs for sharing

回复支持反对

发表于 2009-12-26 20:48:31 | 显示全部楼层

"海思的verilog代码规范主要参考了陈佩蕙的一篇文章"
这话不实事求是

回复支持反对

发表于 2009-12-26 20:55:06 | 显示全部楼层

good!

回复支持反对

发表于 2009-12-27 12:16:03 | 显示全部楼层

Thanks for sharing !

回复支持反对

发表于 2009-12-27 17:02:29 | 显示全部楼层

看看，入门参考~·

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 03:10 , Processed in 0.107754 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表