设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范

1 ... 6 7 8 91011 12 13 14 ... 28 / 28 页下一页

返回列表发新帖

楼主: armingnet

海思的verilog代码规范

发表于 2010-1-26 15:41:07 | 显示全部楼层

很好的东西!
下來看看!!Thanks a lot !!!!!!!!

回复支持反对

发表于 2010-1-26 15:42:19 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2010-2-1 15:55:49 | 显示全部楼层

好好啊好好啊

回复支持反对

发表于 2010-2-1 16:48:49 | 显示全部楼层

下载来看看

回复支持反对

发表于 2010-2-1 17:12:15 | 显示全部楼层

kankan

回复支持反对

发表于 2010-2-1 17:19:14 | 显示全部楼层

好东西，规范很重要

回复支持反对

发表于 2010-2-1 17:24:03 | 显示全部楼层

thanks~~~

回复支持反对

发表于 2010-2-1 17:39:45 | 显示全部楼层

海思是华为的吗

回复支持反对

发表于 2010-2-1 19:10:27 | 显示全部楼层

下来看看，规范最重要了

回复支持反对

发表于 2010-2-2 12:26:54 | 显示全部楼层

路过，。看看，

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 11:37 , Processed in 0.079005 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表