设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范

1 2 3 456 7 8 9 10 ... 28 / 28 页下一页

返回列表发新帖

楼主: armingnet

海思的verilog代码规范

发表于 2009-10-17 22:25:02 | 显示全部楼层

好东西哦，顶！

回复支持反对

发表于 2009-10-17 22:29:21 | 显示全部楼层

应该不错

回复支持反对

发表于 2009-10-18 09:03:27 | 显示全部楼层

了解一下看看先

回复支持反对

发表于 2009-10-18 09:22:17 | 显示全部楼层

好东西呀，谢谢了呀

回复支持反对

发表于 2009-10-19 21:10:51 | 显示全部楼层

看看写的都有啥。。

回复支持反对

发表于 2009-10-19 21:41:41 | 显示全部楼层

问题是海思的在哪里呀？

回复支持反对

发表于 2009-10-24 21:43:21 | 显示全部楼层

ddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddddd

回复支持反对

发表于 2009-10-24 21:50:09 | 显示全部楼层

规范一定要看看

回复支持反对

发表于 2009-10-26 11:49:15 | 显示全部楼层

总是有些好东西

回复支持反对

发表于 2009-10-27 12:02:25 | 显示全部楼层

不认识啊

回复支持反对

1 2 3 456 7 8 9 10 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 05:46 , Processed in 0.112119 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表