设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范
1 ...202122232425262728
返回列表 发新帖
楼主: armingnet

海思的verilog代码规范

[复制链接]
荒漠小草
发表于 2018-5-7 14:18:01 | 显示全部楼层
看看，学习一下
回复 支持 反对

举报

hyf6661669
发表于 2018-12-5 07:53:18 | 显示全部楼层
非常值得学习的哦！
回复 支持 反对

举报

ljz635431337
发表于 2018-12-11 14:20:25 | 显示全部楼层
大牛，非常感谢
回复 支持 反对

举报

deitywp
发表于 2019-9-29 10:19:29 | 显示全部楼层
养成好的习惯很重要
回复 支持 反对

举报

peacepark
发表于 2020-10-19 17:06:27 | 显示全部楼层

好东西，规范很重要
回复 支持 反对

举报

chinaqu
发表于 2023-5-25 11:52:43 | 显示全部楼层
谢谢分享:victory::victory:
回复 支持 反对

举报

3284251763
发表于 2023-5-25 17:28:16 | 显示全部楼层
nice，好文档，学习代码规范很重要
回复 支持 反对

举报

gccywu
发表于 2023-8-26 01:19:54 | 显示全部楼层
好好学习
回复 支持 反对

举报

1 ...202122232425262728
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 09:56 , Processed in 0.117114 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表