设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范

1 ... 7 8 9 101112 13 14 15 ... 28 / 28 页下一页

返回列表发新帖

楼主: armingnet

海思的verilog代码规范

发表于 2010-2-2 15:23:42 | 显示全部楼层

dddddddddddddd

回复支持反对

发表于 2010-2-2 18:09:49 | 显示全部楼层

唉，不知道自己写的鬼不规范了，下载看看了

回复支持反对

发表于 2010-2-2 22:03:13 | 显示全部楼层

学习！！
赫赫
谢谢！
好好学习！
天天向上！

回复支持反对

发表于 2010-2-2 23:49:19 | 显示全部楼层

非常好的Altera的FPGA设计资料，详细讲解了设计中可能遇到的很多问题。

回复支持反对

发表于 2010-2-6 21:15:01 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-2-6 21:32:40 | 显示全部楼层

谢谢....

回复支持反对

发表于 2010-2-6 22:53:26 | 显示全部楼层

规范化好东东

回复支持反对

发表于 2010-3-3 14:27:48 | 显示全部楼层

看看怎么样

回复支持反对

发表于 2010-3-4 11:12:08 | 显示全部楼层

好东西，谢谢分享

回复支持反对

发表于 2010-3-22 19:43:11 | 显示全部楼层

3ks for sharing~~~~~~~~~~~~~~~~~~~·

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 08:33 , Processed in 0.099547 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表