设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范

1 ... 9 10 11 121314 15 16 17 ... 28 / 28 页下一页

返回列表发新帖

楼主: armingnet

海思的verilog代码规范

发表于 2010-5-15 04:05:17 | 显示全部楼层

看看，谢谢分享

回复支持反对

发表于 2010-5-15 09:01:46 | 显示全部楼层

时啊，，规范很重要啊

回复支持反对

发表于 2010-5-15 17:02:11 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-5-15 17:09:41 | 显示全部楼层

这么厉害？

回复支持反对

发表于 2010-5-16 14:36:48 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-5-16 15:08:38 | 显示全部楼层

看看了！

回复支持反对

发表于 2010-5-16 15:19:10 | 显示全部楼层

先顶一下！

回复支持反对

发表于 2010-5-16 18:47:29 | 显示全部楼层

看一看..应该很不错的

回复支持反对

发表于 2010-5-17 10:47:34 | 显示全部楼层

值得参考。。。。

回复支持反对

发表于 2010-5-17 11:33:08 | 显示全部楼层

有没有不要钱的啊？

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:12 , Processed in 0.055446 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表