设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范

1 ... 12 13 14 151617 18 19 20 ... 28 / 28 页下一页

返回列表发新帖

楼主: armingnet

海思的verilog代码规范

发表于 2010-12-5 06:25:07 | 显示全部楼层

thanks, thanks and thanks.

回复支持反对

发表于 2010-12-5 12:25:34 | 显示全部楼层

值得参考

回复支持反对

发表于 2011-1-9 20:14:18 | 显示全部楼层

好东西，谢谢分享！

回复支持反对

发表于 2011-1-9 20:19:39 | 显示全部楼层

好东西，谢谢分享！

回复支持反对

发表于 2011-1-24 23:59:21 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-3-19 13:58:54 | 显示全部楼层

ddddddddddddddddddd

回复支持反对

发表于 2011-3-19 17:43:15 | 显示全部楼层

看看。。。。。

回复支持反对

发表于 2011-4-21 00:06:11 | 显示全部楼层

没钱了？？？郁闷！

回复支持反对

发表于 2011-4-21 08:15:06 | 显示全部楼层

回复支持反对

发表于 2011-4-21 13:02:30 | 显示全部楼层

下来看看谢谢分享

回复支持反对

1 ... 12 13 14 151617 18 19 20 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 12:12 , Processed in 0.150570 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表