EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

讨论区只允许讨论交流不允许上传资料，更不允许任何形式的灌水！

12 3 4 5 6 7 8 9 10 ... 888 / 888 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表

公告: 大附件建议上传在云盘，然后分享链接（可以自行设定下载积分）	jackzhang 2025-1-14
隐藏置顶帖完全免费(参与奖励300信元)：《SoC设计系列课程》（视频+资料包） ...2 3 4 5 6	论坛管理员-1 2025-6-10	5914262	looneyxp 前天 11:27
隐藏置顶帖年薪:100万-150万招聘高级模拟ic设计工程师！	创芯讲堂运营 2025-4-23	66290	Justin2025 2025-6-16 10:47
隐藏置顶帖 ISSCC 2008-2025 全集(论坛帖子链接汇总) ...2 3 4	leonhao 2025-2-27	3220609	w02980 2025-6-15 19:56
隐藏置顶帖工业电子元器件物料在线查询下载 ...2 3 4 5	jackzhang 2024-6-3	4937257	infortrans 2025-6-10 08:06

	Yuki_IC2024-12-1	55283	zhh1242025-5-20 21:53
[原创] NVMe高速传输之摆脱XDMA设计12：系统初始化 New	xidianuser 6 天前	094	xidianuser 6 天前
[转贴] 想问下是否能直接查看design内部各个模块的power group功耗	nic23 7 天前	1102	Patrick0809 7 天前
[其它] dhi Mike zero / mke+ /west 2023 /2025	pony0 2025-7-2	1211	zhangshiwei 7 天前
[转贴] CYMCAP 9.0 最新	pony0 2025-7-2	0175	pony0 2025-7-2 21:30
[原创] NVMe高速传输之摆脱XDMA设计11: 性能监测寄存器设计	xidianuser 2025-7-2	1230	zhangshiwei 7 天前
[原创] NVMe高速传输之摆脱XDMA设计10之DMA控制单元设计	xidianuser 2025-7-2	0125	xidianuser 2025-7-2 17:52
[资料] nord flash操作注意事项及M25P32手册	xf2016 2025-7-2	0134	xf2016 2025-7-2 15:57
[求助] spyglass ResetFlop-ML规则问题	mrlong 2025-7-2	089	mrlong 2025-7-2 13:59
[求助] 一个位宽超过32bit的信号复位直接给'd0会有问题吗？ ...2	隔壁小吴 2025-7-1	10352	Challensys 7 天前
[求助] 求助大神！xilinx的7 Series FPGAs在最终配置失败之后会清空Configuration Memory吗？	喻相得 2025-7-1	3188	mgc455 6 天前
[原创] NVMe高速传输之摆脱XDMA设计9之队列控制单元设计	xidianuser 2025-7-1	0151	xidianuser 2025-7-1 10:28
[原创] NVMe高速传输之摆脱XDMA设计8之初始化控制单元设计	xidianuser 2025-7-1	0149	xidianuser 2025-7-1 10:26
[原创] NVMe高速传输之摆脱XDMA设计7之系统控制模块设计	xianuser 2025-6-29	2263	andersondon 2025-6-30 12:30
[原创] NVMe高速传输之摆脱XDMA设计6之系统架构设计	xianuser 2025-6-29	2424	芯电图 2025-6-30 20:34
[求助] 寻找serdes算法工程师	bjbk 2025-6-28	0254	bjbk 2025-6-28 23:22
[求助] 在ubuntu2024.04 上，使用XILINX vivado 2025.1 综合时出现窗口没响应	大龄青年 2025-6-28	2252	大龄青年 2025-6-29 16:24
[求助] 想问下为何把时钟网络设置为了非IDEAL，在经过clkbuf后依旧没有延迟信息？	nic23 2025-6-27	3238	nic23 2025-6-30 11:40
[转贴] PSDEdit 2025激活PSD-BPA软件 ssap可用	pony0 2025-6-27	0272	pony0 2025-6-27 12:39
[转贴] 3D烟花效果制作工具 FWsim Pro 4.0.1.3 授权	pony0 2025-6-27	2338	2596784844 2025-6-27 15:34
[转贴] ISOtracer 2.5.5 最新	pony0 2025-6-27	0235	pony0 2025-6-27 12:33
[转贴] Sentieon 2025.2 linux 支持集群	pony0 2025-6-27	0203	pony0 2025-6-27 12:32
[转贴] HighScore plus 5.3 完美	pony0 2025-6-27	0221	pony0 2025-6-27 12:30
[原创] NVMe IP设计不采用XDMA的思路2	xidianuser 2025-6-26	0247	xidianuser 2025-6-26 13:51
[求助] Queatasim单独仿真ISE工程时，调用的原语PLL_ADV其时钟无法产生!!! - [悬赏 100 信元资产]	王林江 2025-6-25	0279	王林江 2025-6-25 22:48
[求助] VCS SIMON是啥？有遇到eda工具不认识多重mux的情况吗？	bravexplorer 2025-6-25	0228	bravexplorer 2025-6-25 20:32
[原创] NVMe IP设计不采用XDMA的思路1	xidianuser 2025-6-25	0242	xidianuser 2025-6-25 17:49
[求助] pt和tempus 怎么判断两个clock之间是异步还是同步？	Bradji 2025-6-25	1209	Bradji 2025-6-25 14:44
[求助] 部分input无时序报告，请问是什么原因？	li8664228 2025-6-25	0315	li8664228 2025-6-25 11:02
[求助] 位宽问题 - [已解决]	Darnew 2025-6-24	6623	Carmelo 2025-6-27 09:43
[求助] synopsys的SSI IP中 XIP功能为什么不会发送Instruction - [悬赏 300 信元资产]	FIFO_empty 2025-6-24	8687	TAKITANI 2025-6-27 11:34
[原创] RDMA简介8之AXI分析	xidianuser 2025-6-24	0424	xidianuser 2025-6-24 13:35
[求助] CRFB 数字型 delta sigma 调制器存在低频噪声	hzwit 2025-6-23	0232	hzwit 2025-6-23 08:58
	论坛管理员-12024-11-18	17730063	fpga_c2025-6-16 11:11
[求助] 请问TSMC的28nm库中DC使用的库文件在哪里呢？	Airlod 2025-6-20	2374	Petra6 2025-6-27 11:19
[原创] 使用最少fpga资源实现JPEGXS编解码	guanzhzh 2025-6-19	0314	guanzhzh 2025-6-19 20:11
[求助] Vivado里面DDS ip核仿真相关问题	George_01 2025-6-19	1360	George_01 2025-6-19 21:26

12 3 4 5 6 7 8 9 10 ... 888 / 888 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31068|排名: 32

快速发帖

浏览过的版块

站长推荐 /1