DC综合时，inout pad端口如何约束？

Velsuked

DC综合时，inout pad端口如何约束？比如set_input_delay和set_output_delay要怎么设置才合理，用set_driving_cell还是set_input_transition？而且max_transtiton和max_capacitance很容易违反

52927605@qq.com

mark，mark，mark

bt_zhao

蹲一下

gerry1512

inout在约束的时候得搞成确定方向，一般确定为output

Velsuked

   

gerry1512 发表于 2023-5-9 21:50
inout在约束的时候得搞成确定方向，一般确定为output

意思是input方向的约束不管，只管output方向的约束吗？例如只设置set_output_delay，不设置set_input_delay

coolbear2021

针对pad端口，可以考虑加如下约束。

针对有input功能的pad，要设置set_input_transition，定义输入环境。set_driving_cell一般用在内部端口约束，不用在pad上。
针对有output功能的pad，要设置set_load，定义输出环境。
针对有input功能的pad，要设置set_input_delay，定义输入时序。如果对应功能有随路时钟，那就基于随路时钟设置约束，比如spi slave的mosi，那就要针对spi slave的sck设置input delay。如果1个pad有多个功能复用，并且每个功能的随路时钟不同，那就要设置多个约束，注意要在约束上加-add。如果pad的功能没有随路时钟，比如uart的rx，那可以设置，也可以不设置（check_timing时会报未约束)，如果想设置，可以定义virtual clock，基于virtual clock设置input delay，同时将virtual clock与其它时钟设置为异步时钟。
针对有output功能的pad，要设置set_output_delay，定义输出时序。如果对应功能有随路时钟，那就基于随路时钟设置约束，比如spi slave的miso，那就要针对spi slave的sck设置output delay。如果1个pad有多个功能复用，并且每个功能的随路时钟不同，那就要设置多个约束，注意要在约束上加-add。如果pad的功能没有随路时钟，比如uart的tx，那可以设置，也可以不设置（check_timing时会报未约束)，如果想设置，可以定义virtual clock，基于virtual clock设置input delay，同时将virtual clock与其它时钟设置为异步时钟。注意，如果对应pad的功能复用里还有input功能，那此pad上也要定义input_delay的，同时注意要在约束上加-add。
上述约束具体的数值，一般要根据芯片的实际应用来确认，比如根据实际连接的目前芯片的datasheet描述的transition、load、timing，比如某些接口协议规格的数值，适当加一些margin即可。

Blando

对于前端来说，按一般的预算去约束就可以了吧，注意下input到output有没有comb路径

l6557088

MARK