EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 58 59 60 616263 64 65 66 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] FPGA 求助 200人民币1小时，按时付费	8i8i9o9o 2023-10-5	61393	zhangyp 2023-10-17 19:44
[招聘] 低功耗、音频产品类数字芯片设计，Base北京、上海、深圳	谁来帮看一下 2023-10-9	21203	谁来帮看一下 2023-10-17 19:03
[求助] power gating在DC时遇到的问题	ningyuan198 2023-10-14	61259	SGengiant 2023-10-17 11:59
[求助] assign延迟超过一个时钟周期时的问题	geek86 2023-10-16	31335	geek86 2023-10-17 09:29
[原创] specify block的总结 ...2 3 4 5 6	jun_dahai 2012-1-13	5835098	wanglp1976 2023-10-17 01:36
[求助] 1个8KB的SRAM读写8次，和8个1KB的SRAM每个读写一次，哪个功耗更大？	helimpopo 2023-10-14	91650	zero_0 2023-10-16 15:14
[求助] tessent mbist repair功能外部fusebox方案中如果没有fusebox的tcd还能实现吗	zhaoqingyi13 2023-10-16	0852	zhaoqingyi13 2023-10-16 13:57
[原创] 一颗soc芯片，正常需要多少个架构师？	ZORA-ZORA 2023-10-14	11240	gerry1812 2023-10-14 20:33
[求助] 时序约束的问题：异步路径的约束,set_max_delay或set_data_check ?	61ping 2013-7-3	410512	songzhihe66 2023-10-14 00:00
[原创] 2023年了，为什么还要学USB ASIC设计？	dodoee 2023-10-7	41715	dodoee 2023-10-13 21:10
[求助] IC软件下载求助 - [已解决]	8i8i9o9o 2023-10-12	21131	西门村村 2023-10-13 19:56
[求助] 如何避免synplify综合时的信号名称变化 ...2	清扬如昀 2011-6-9	1712650	xhou 2023-10-13 14:12
[求助] 带ｕｐｆ文件的综合问题	SGengiant 2023-10-12	2918	SGengiant 2023-10-13 09:41
[求助] 逻辑综合工具DC的有哪些综合参数设置	thrallzy 2023-10-12	0999	thrallzy 2023-10-12 20:51
[原创] 为什么（WINDOWS版）Synplify2022-2019的综合结果，没有Synplify2018的好？	asaa 2023-10-8	21012	asaa 2023-10-12 19:17
[求助] UPF中.lib设isolation	fttftt1426 2023-9-1	11291	SGengiant 2023-10-12 17:16
[求助] 关于zynq的问题	nullptr 2023-10-12	0865	nullptr 2023-10-12 13:37
[转贴] DC综合之功耗优化流程(minpower flow)概述	nirvana_pear 2023-10-12	01214	nirvana_pear 2023-10-12 11:23
[求助] 组合逻辑信号assign赋值中包含的与或门数量有限制吗？	Outerman2000 2023-10-10	21079	Outerman2000 2023-10-11 19:52
[其它] 好课分享 - 【TW阳明交通大学×MoE】显示驱动电路 (2023 戴亚翔)	轩辕志瑜 2023-10-11	31579	leonken460 2023-10-11 18:48
[求助] 综合实现算前端序列还是后端？	YIGANDAHEIQIANG 2023-10-6	21120	Blando 2023-10-11 17:45
Quartusii8.1 和 ISE10.1自带的 IP Core破解方法 ...2 3 4 5 6..8	iamlaomeng 2009-7-2	7235713	murphy522 2023-10-11 14:53
[其它] 好课分享 - 【TW清华大学×BoLedu】SoC系统级芯片设计实验 (2023秋赖瑾)	轩辕志瑜 2023-10-11	11632	PN_Allen 2023-10-11 09:43
[求助] 跪求文档 ARM R5F CSG & IM 两份文档 - [悬赏 200 信元资产]	IC.Michael 2023-10-10	0952	IC.Michael 2023-10-10 22:00
[转贴] coding style for datapath synthesis with DC	nirvana_pear 2023-10-10	0865	nirvana_pear 2023-10-10 10:23
[求助] dc2014版本和pt2013版本不兼容问题	Zwy303301659 2023-10-9	0706	ZhangWY-HIT-IC 2023-10-9 13:16
[求助] 数字电路中有增益的说法吗？	720lhy 2023-7-25	41432	OsrisGZY 2023-10-9 11:54
[求助] 标准单元库verilog仿真模型	belamy 2014-1-10	54879	fangwang85 2023-10-9 11:20
[求助] Synopsys PCIe控制器配置与驱动 - [悬赏 100 信元资产]	彼岸之花 2023-10-8	12475	saipolo 2023-10-9 10:51
[求助] 正在设计一个4选1的MUX	芯之所想 2023-10-8	71782	芯之所想 2023-10-9 10:17
[求助] 后仿真	fangwang85 2023-10-9	01016	fangwang85 2023-10-9 10:12
[讨论] post simulation 是asic design flow中必须的步骤么	PYGH 2023-1-19	72090	jinfeier 2023-10-9 08:36
[求助] 求助：异步时序约束set_max_delay的delay的值的大小怎么确定	wangqiuking 2023-6-5	21671	52927605@qq.com 2023-10-8 18:30
[求助] 寻找 PowerVR ISP V2500 IP 资料，可交换其他资料.	要工作 2023-10-8	0769	要工作 2023-10-8 14:57
[原创] 外企做IP设计急需做IP的FAE或者芯片数字设计工程师	微电子猎头 2023-10-8	21239	微电子猎头 2023-10-8 11:11

1 ... 58 59 60 616263 64 65 66 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖