设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vhdl verilog学习资料

返回列表发新帖

查看: 916|回复: 7

[资料] vhdl verilog学习资料

发表于 2024-11-26 14:03:29 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

vhdl verilog学习资料

VHDL硬件描述语言与数字逻辑电路设计-西电.pdf

1.98 MB, 下载次数: 18 , 下载积分: 资产 -1 信元, 下载支出 1 信元

VHDL经典教程.pdf

371.78 KB, 下载次数: 14 , 下载积分: 资产 -1 信元, 下载支出 1 信元

VHDL.Programming.by.Example.4th.Ed.pdf

2.3 MB, 下载次数: 13 , 下载积分: 资产 -1 信元, 下载支出 1 信元

VHDL与 Verlog HDL差异性研究.docx

233.43 KB, 下载次数: 7 , 下载积分: 资产 -1 信元, 下载支出 1 信元

VHDL与verilog的区别.doc

123.5 KB, 下载次数: 6 , 下载积分: 资产 -1 信元, 下载支出 1 信元

verilog 不可综合语句总结汇总.doc

94.5 KB, 下载次数: 12 , 下载积分: 资产 -1 信元, 下载支出 1 信元

5、零基础FPGA入门系列课程_verilog基础语法.pdf

2.24 MB, 下载次数: 14 , 下载积分: 资产 -1 信元, 下载支出 1 信元

6、状态机.pdf

2.16 MB, 下载次数: 11 , 下载积分: 资产 -1 信元, 下载支出 1 信元

回复

发表于 2024-11-26 14:32:27 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-11-26 15:01:56 | 显示全部楼层

Thank you for the sharing.

回复支持反对

发表于 2024-11-26 17:00:14 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-12-13 22:52:21 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-12-19 22:45:07 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-12-20 08:30:50 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-4-16 09:17:29 | 显示全部楼层

感谢分享

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 13:56 , Processed in 0.147510 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表