EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 42 43 44 454647 48 49 50 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] spygalss cdc 数据用作时钟的报错怎么解决	kassadin 2024-6-4	6937	kassadin 2024-6-6 15:17
[求助] 有关nic400自带的dct综合脚本的问题	吕归尘 2024-6-4	61265	吕归尘 2024-6-6 10:16
[资料] VCS使用手册	ICer_hao 2024-6-5	2970	icroad 2024-6-6 00:50
[资料] PCIE资料	ICer_hao 2024-6-5	1881	ic886 2024-6-5 21:53
[原创] Spyglass CDC检查脚本模板 ...2	ICer_hao 2024-3-6	132514	ic886 2024-6-5 21:42
[讨论] 用vivado综合完工程，文件路径就变了，那我怎么刷新文件呢？？	scutlee 2024-6-5	0571	scutlee 2024-6-5 18:29
[求助] Verilog中信号保持要不要明确写出来	时间在走人在变 2024-6-5	1793	zhaozhety 2024-6-5 18:21
[求助] vivado可以输出xdl文件吗？	Rita_Jia 2024-6-5	1979	西西在冰城 2024-6-5 15:35
[讨论] ICG怎么样插入？？	scutlee 2024-5-21	81258	kl_upc 2024-6-5 15:22
[讨论] 8b/10b编码与GTX的恩怨情仇精华3 ...2	qiurijian 2017-10-10	1814216	kl_upc 2024-6-5 15:19
[求助] 求问designware的div_lp_pipe IP是用什么算法实现的？	leolew 2024-6-5	0633	leolew 2024-6-5 09:58
[求助] spyglass cdc 报跨时钟域同步寄存器列表	watertree 2021-12-29	32094	easonjake333 2024-6-5 08:46
[原创] 求一篇论文	takeshineshiro 2024-6-4	2844	joshuacp 2024-6-5 08:04
优秀设计的十大戒律 ...2 3 4 5 6..7	coland 2008-5-22	6817940	clslhy 2024-6-4 18:09
[资料] Digital Audio Signal Processing ...2 3	shubh_ic 2013-3-28	2711516	clslhy 2024-6-4 17:50
[求助] 移位寄存器产生序列疑问	时间在走人在变 2024-6-4	1900	sogaside 2024-6-4 15:56
[求助] 问一个很基础的dc综合的时钟周期的问题	鹅鹅鹅丶 2024-6-4	3999	hxy2018 2024-6-4 13:28
[求助] verdi负功耗问题	chaotao_lin 2024-5-30	2689	chaotao_lin 2024-6-4 11:34
[求助] 请问有没有对TDF8532HH/N3芯片比较了解的大佬	Mrikato 2024-6-4	0506	Mrikato 2024-6-4 10:45
[讨论] 问一个问题，时钟分频的div_num不需要同步吗？？	scutlee 2024-6-4	0418	scutlee 2024-6-4 09:43
[求助] 关于ams 仿真器仿真速度过慢的问题	Amyha 2021-4-12	96078	qqlpp 2024-6-3 20:45
[资料] 【分享电子书】新一代通用视频编码H.266VVC：原理、标准与实现 ...2	zywttt 2024-1-26	152554	ic886 2024-6-3 19:36
[原创] xilinx_pcie工程	chenjun1234 2016-6-29	22930	Electron_tube 2024-6-3 19:15
[讨论] clock enable信号需要同步吗？？	scutlee 2024-6-3	1642	zero_0 2024-6-3 18:36
[原创] PCIE	want2019 2024-4-23	51285	Electron_tube 2024-6-3 17:02
[求助] Xilinx的HLS出来后，verilog语言会被淘汰吗？ ...2	unionten 2014-10-18	1816282	murphy522 2024-6-3 16:43
[讨论] temperature sensor可以关掉吗	scutlee 2024-6-3	3657	maomao198477 2024-6-3 16:16
[求助] INITIAL块下多个forever的情况求助	A1eksib_ 2024-6-2	41029	A1eksib_ 2024-6-3 13:34
[原创] NVMe over PCIe 逻辑加速引擎	xianuser 2024-5-17	21127	xidianuser 2024-6-3 13:33
[求助] IC电源监控IP规格制定 - [悬赏 1 信元资产]	wuyubiu 2024-6-3	0890	wuyubiu 2024-6-3 10:42
[原创] 求一篇论文	takeshineshiro 2024-6-3	1816	杰尼龟777 2024-6-3 09:13
[求助] verdi nWave add alias from program功能应该如何使用？	live_不易 2024-5-31	0664	live_不易 2024-5-31 23:32
[资料] 民用无人机研究报告分享	芯电图 2024-5-31	11084	jiangnaner 2024-5-31 16:29
[求助] NOC	kangliyu 2021-10-8	72794	bao0020 2024-5-30 13:49
[求助] 菜菜捞捞(关于clk上升沿触发块的执行先后问题)	关东煮游泳 2024-5-28	61099	关东煮游泳 2024-5-30 12:04

1 ... 42 43 44 454647 48 49 50 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

快速发帖

浏览过的版块

站长推荐 /1