EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 23 24 25 262728 29 30 31 ... 889 / 889 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] Cortex M0 IP （完整 Verilog Code）	dodoee 2024-9-3	11984	Scriabing 2024-11-14 15:22
[求助] spyglass的sdc问题	ilmkduse 2024-11-4	41038	ilmkduse 2024-11-14 14:54
[解决] 项目外包：用FPGA实现DP接口转eDP接口 ...2	fzfh1219 2020-5-25	169682	yuzhouyouling 2024-11-14 11:16
[转贴] 怎样预测FPGA开发板用到的逻辑单元的数目	michaelwangwin 2024-11-14	1483	菜鸟要飞 2024-11-14 10:02
[解决] RedHat rhel 6.7 firefox 启动不了。报错: /usr/lib64/libxul.so: undefined symbol: PL_SizeOfArenaPoolExcludingPool	zjmcc 2020-4-30	97141	purist 2024-11-14 09:50
[求助] 请教一下XILINX 官方网站提供的ZYNQ zc702_Schematic 原理图用什么软件打开啊 ...2	chenpenghjh3 2013-7-30	1413488	sensorsky 2024-11-13 20:16
[求助] synopsys里面的时钟约束怎么设置？	orientview 2024-11-13	0377	orientview 2024-11-13 18:38
[讨论] max_capacitiance violation	scutlee 2024-11-13	1511	Quinn714 2024-11-13 16:12
[资料] hdmi时序理解	羽无芯 2021-1-19	06878	羽无芯 2024-11-13 15:36
[讨论] TL和TSL有什么区别？？	scutlee 2024-11-13	0445	scutlee 2024-11-13 11:19
[讨论] FPGA综合用的资源特别少怎么办	scutlee 2024-11-7	3721	2596784844 2024-11-13 10:13
[讨论] 啥是out external delay	scutlee 2024-11-11	4826	IcerVictor 2024-11-13 09:27
[讨论] 组合逻辑和时序逻辑	scutlee 2024-11-12	0491	scutlee 2024-11-12 15:38
[求助] snapshot does not exit问题 - [悬赏 10 信元资产]	janexuechan 2024-7-9	31204	午夜小河A 2024-11-12 13:38
[转贴] FPGA综合用的资源特别少怎么办	dzq312 2024-11-12	0455	dzq312 2024-11-12 13:06
[求助] 求助Ubuntu 22.04 中 VCS 2018.09-SP2遇到undefined reference to `pthread_yield\'的错误 - [悬赏 60 信元资产] ...2 3	中文行吗 2022-5-23	279779	CanBck 2024-11-12 10:24
[求助] deltasigma数字滤波器设计	kingdomzhen 2024-11-11	81153	kingdomzhen 2024-11-12 10:20
[活动] 国产FPGA大家倾向使用哪家产品	574920045 2024-10-17	51630	574920045 2024-11-11 15:04
[讨论] IP资源互换	一个昵称 2024-11-9	0640	一个昵称 2024-11-9 10:17
[求助] VCS dve打开license报错	yangmou 2024-11-8	2669	yangmou 2024-11-8 23:24
[求助] 如何使用脚本实现下述网表替换	jinfeier 2024-11-8	5751	acrofoxAgain 2024-11-8 21:44
[资料] 基于Spyglass的同步设计分析与静态验证 ...2 3 4 5	edacw 2019-12-23	4216394	ffsher100 2024-11-8 21:17
[原创] 孩子都能学会的FPGA：第一课——初识FPGA硬件编程	chdaj58 2023-11-14	71965	小火要灵活 2024-11-8 21:09
[求助] DC综合求助 ...2	jinfeier 2024-11-7	141347	jinfeier 2024-11-8 20:31
[资料] 求coretool S-2021.09-SP3	fool123 2024-11-7	0507	fool123 2024-11-7 21:23
[求助] 三段式状态机和二段式状态机在时序上的差别	时间在走人在变 2024-11-7	1801	数学必考150 2024-11-7 19:29
[资料] ARM 官网下载的cortex m0 / cortex m3 源码（百度网盘）	dodoee 2022-5-18	94299	沧溟之沚 2024-11-7 15:52
[讨论] verilog illegal structural left hand side	scutlee 2024-11-5	1634	苍穹521earth 2024-11-7 15:32
[求助] 跑NCverilog仿真遇到关于worklib的问题！！求大神讲解~~	电子小建 2015-3-19	12577	天然卷 2024-11-7 11:20
[求助] DC 中对于inout类型port怎么约束？	sdustyj 2011-12-20	76147	Qear 2024-11-7 10:38
[求助] spyglass get_pins	zhushining 2024-11-6	1584	puxiancheng 2024-11-7 10:08
[讨论] wire型变量的部分赋值	scutlee 2024-11-6	1565	shadoww 2024-11-6 17:14
[求助] PLDA PCIE AXI控制器root模式使用求助	msqxl 2024-11-6	2624	msqxl 2024-11-6 15:47
[讨论] 组合逻辑用reg	scutlee 2024-11-6	0446	scutlee 2024-11-6 11:32
[求助] 什么时候会用到pulse clock	cyannn 2024-10-31	1594	Anturze 2024-11-6 10:34

1 ... 23 24 25 262728 29 30 31 ... 889 / 889 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31097|排名: 32

快速发帖

浏览过的版块

站长推荐 /1