Verilog补码乘法

2441697316

   

liuguangxi 发表于 2024-10-9 13:21
这样写也行，只是更罗嗦

nlint检查剩下最后一个问题：
sum[31:0] <= $signed(sum[31:0]) + $(mult_byte_sum[17:0]);

位宽不一致
应该怎么把18位有符号数扩展到32位

2441697316

   

liuguangxi 发表于 2024-10-9 13:21
这样写也行，只是更罗嗦

我知道了，不写位宽

数学必考150

   

2441697316 发表于 2024-10-11 14:50
nlint检查剩下最后一个问题：
sum[31:0]

不能用移位拼接符  这样写嘛：{14{DATA[18]},DATA}

2441697316

   

数学必考150 发表于 2024-10-11 15:03
不能用移位拼接符  这样写嘛：{14{DATA[18]},DATA}

可以，但是我想用“有符号数”的方式实现，刚刚删掉了位宽，但是还是报错，看来只能这样了

2441697316

   

liuguangxi 发表于 2024-10-9 13:21
这样写也行，只是更罗嗦

现在改成了sum[31:0] <= $signed(sum[31:0]) + $signed({14{mult_byte_sum[17]},mult_byte_sum[17:0]});

2441697316

   

liuguangxi 发表于 2024-9-27 14:46
当然可以综合，主流EDA工具都支持

哥，8位有符号数乘以8位有符号数得到的结果是16位还是15位

liuguangxi

   

2441697316 发表于 2024-10-21 16:17
哥，8位有符号数乘以8位有符号数得到的结果是16位还是15位

理论上是16位