设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 102 103 104 105106107 108 109 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2021-10-10 01:18:32 | 显示全部楼层

看看，隐藏，，，

回复支持反对

发表于 2021-10-10 07:10:16 | 显示全部楼层

thanks you

回复支持反对

发表于 2021-10-10 17:43:53 | 显示全部楼层

niuya

回复支持反对

发表于 2021-10-12 10:19:14 | 显示全部楼层

多谢多谢

回复支持反对

腹黑的麦田

发表于 2021-10-12 10:40:04 | 显示全部楼层

thanks

回复支持反对

发表于 2021-10-13 10:55:46 | 显示全部楼层

thanks

回复支持反对

发表于 2021-10-13 16:07:54 | 显示全部楼层

楼主厉害

回复支持反对

发表于 2021-10-20 10:28:05 | 显示全部楼层

Thanks

回复支持反对

发表于 2021-10-20 19:53:36 | 显示全部楼层

xiexie dalao

回复支持反对

发表于 2021-10-21 10:17:31 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 102 103 104 105106107 108 109 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-7 03:42 , Processed in 0.176708 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表